Universidad del Valle Biblioteca Digital

Biblioteca Digital Universidad del Valle > Patrimonio Documental Universidad del Valle > Revistas > Ingeniería y Competitividad > Vol. 16 no. 1, 2014 / Ingeniería y Competitividad >

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10893/8435

Título : Arquitectura hardware para la implementación de la transformada discreta Wavelet 2D
Otros títulos: Hardware Architecture for the Implementation of the Discrete Wavelet Transform in two Dimensions
Autores: Ríos-Cotazo, Norma X.
Bernal Noreña, Álvaro
Palabras clave : arquitectura de hardware
FPGA
procesador Nios
transformadora discreta Wavelet
Hardware Architectures
FPGA
Nios Processor
Wavelet transform
Fecha de publicación: 6-may-2015
Resumen: Resumen El artículo presenta una arquitectura hardware que desarrolla la transformada Wavelet en dos dimensiones sobre una FPGA, en el diseño se buscó un balance entre número de celdas lógicas requeridas y la velocidad de procesamiento. El artículo inicia con una revisión de trabajos previos, después se presentan los fundamentos teóricos de la transformación, posteriormente se presenta la arquitectura propuesta seguida por un análisis comparativo. El sistema se implementó en la FPGA Ciclone II EP2C35F672C6 de Altera utilizando un diseño soportado en el sistema Nios II. Abstract This paper presents a hardware architecture developed by the two-dimensional wavelet transform on an FPGA, in the design it was searched a balance between the number of required logic cells and the processing speed. The design is based on a methodology to reuse the input data with a parallel-pipelined structure and a calculation of the coefficients is performed using a method of odd and even numbers, which is achieved by calculating a cycle ratio after 2 cycles latency, to store the data processing result of the SDRAM memory is used IS42S16400, the control unit uses a design architecture supported by Nios II processor. The system was implemented in the FPGA Altera Cyclone II EP2C35F672C6 using a design that combines descriptions in VHDL, schematics and control connection via a general purpose processor.
URI: http://hdl.handle.net/10893/8435
Aparece en las colecciones: Vol. 16 no. 1, 2014 / Ingeniería y Competitividad

Texto completo:

Archivo Descripción Tamaño Formato
Arquitectura hardware para la implementación de la.pdf739.27 kBAdobe PDFDescargar aquí
Ver estadísticas

Los ítems de Biblioteca Digital están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.

 

Biblioteca Mario Carvajal
biblioteca@univalle.edu.co
Teléfonos +57 2 3212950 - Fax 3212977
Universidad del Valle - Ciudad Universitaria
Calle 13 # 100-00 Cali, Colombia
    Biblioteca San Fernando
biblioteca@univalle.edu.co
Teléfonos +57 2 5185633 - Fax 5581951
Universidad del Valle - Sede San Fernando
Calle 4a.B # 36-00
Cali, Colombia
    Biblioteca Colección Clínica
biblioteca@univalle.edu.co
Teléfonos +57 2 5576113
Hospital Universitario del Valle
Calle 5a # 36-08
Cali, Colombia
DSpace Software Copyright © 2002-2008 MIT and Hewlett-Packard