


Dispositivos lógicos programables



RESUMEN

El siguiente artículo presenta con preguntas y respuestas, la evolución, descripción general y una posible clasificación de las principales arquitecturas de los Dispositivos Lógicos Programables (PLDs), junto con las diferentes tecnologías de programación y algunas características particulares de estos dispositivos. Debido a su importancia, los PLDs más modernos, llamados Gate Arrays Programables (FPGAs) son tratados con cierto detalle en varias secciones. Finalmente, el ciclo de diseño de PLDs y FPGAs es visto con especial interés.

ABSTRACT

The evolution, an overview and a classification of the available programmable logic device architectures is given, together with the programming technologies and some features offered with these devices in a question and answer manner, an easy to understand explanation of the matter. Because of their importance, field Programmable Gate Arrays (FPGAs) are treated in some detail in several sections. Also, the PLD/FPGA design cycle is looked with special interest.

- Jaime Velasco Medina
Ingeniero Electricista
Profesor Asistente
Departamento de Electricidad
Universidad del Valle
- Andrés Pérez Uribe
Ingeniero Electricista
Asistente de Docencia
Departamento de Electricidad
Universidad del Valle

1. INTRODUCCION

El uso de los Dispositivos Lógicos Programables en el diseño de sistemas electrónicos digitales aún no posee un espacio significativo en nuestro medio. Sin embargo, ofrece una gran variedad de ventajas en

medios donde los volúmenes de producción no son tan grandes como para justificar el uso de ASICs y donde la piratería de los diseños es muy fácil. Por lo tanto este artículo pretende mostrar con cierto detalle los principales aspectos que se relacionan con el mundo de los PLDs.

¿Qué son los dispositivos lógicos programables (PLDs)?

Los Dispositivos Lógicos Programables, o PLDs por su sigla en inglés, son circuitos digitales integrados (chips) cuya configuración interna puede ser programada por el usuario, por medio de un sistema de desarrollo que consta de un software de diseño y un programador similar al utilizado para programar memorias semiconductoras.

Bajo el nombre genérico de PLDs existe una gran variedad de dispositivos lógicos. Entre ellos se pueden nombrar a los populares Programmable Array Logic o PALs, los Generic Array Logic o GALs y Programmable Electrically Erasable Logic o PEELs; los cuales son PALs eléctricamente borrables, los PLDs de aplicación específica, como lo son los Secuenciadores Lógicos Programables o PLS, los Generadores de Timing y los Controladores Programables por Fusible o FPCs, los PLDs borrables o EPLDs, los PLDs de alta densidad, los arreglos de celdas lógicas o LCAs y los Gate Arrays Programables o FPGAs.

¿Para qué sirven los Dispositivos Lógicos Programables (PLDs)?

Un PLD es un dispositivo que permite programar en hardware las funciones lógicas que desee el diseñador de circuitos lógicos digitales, sujeto a los recursos lógicos y a la capacidad del PLD a utilizar.

¿Por qué alguien desearía utilizar PLDs en lugar de productos estándar SSI y MSI?

Precisamente, los PLDs fueron concebidos con el fin de sustituir varios componentes SSI y MSI, buscando disminuir el tamaño de los circuitos impresos y el número de componentes de un sistema electrónico. Es tal el éxito del uso de los PLDs, como sustituto de los circuitos de decodificación (y en general de la llamada glue-logic) que uno de sus tipos, los llamados Programmable Array Logic, o mas popularmente PAL, puede hoy considerarse como un producto estándar dentro del gran mercado de circuitos integrados. Por tanto, los PLDs no solo permiten disminuir el tamaño y el número de componentes de un sistema electrónico, sino que además presentan un precio muy competitivo con los productos estándar TTL: familia 74XXX y CMOS: familias 74HC y 4XXX, y además presentan

mejores características de desempeño, reprogramabilidad, etcétera.

¿Si el objetivo de los PLDs es integración, por qué no utilizar ASICs?

Bueno, la alternativa ASIC (Application Specific IC) es técnicamente la más apropiada para implementar un sistema electrónico en un circuito integrado con la menor área posible y con el mejor desempeño (en un próximo número se publicará un tutorial sobre ASICs y diseño VLSI). Sin embargo, deben considerarse otros factores al decidir la alternativa de diseño lógico digital a utilizar.

La alternativa ASIC tiene un alto costo en ingeniería no recurrente (Non Recurring Engineering o NRE): requiere de herramientas de desarrollo de muy alto costo, requiere de un tiempo de desarrollo mucho mayor al requerido por la lógica programable, y el riesgo económico es mucho mayor.

Por todo esto, la alternativa ASIC es económicamente viable, solamente si el volumen de producción es lo suficientemente alto, si no existe la necesidad de llevar el producto al mercado en un tiempo muy reducido o si el tamaño, desempeño o la aplicación implica su uso incondicionalmente.

Por otro lado, el uso de PLDs en el diseño de circuitos lógicos no solo permite una mayor integración del sistema electrónico, sino que además (en algunos tipos de dispositivos) puede reprogramarse su configuración funcional cuando sea necesario.

¿Qué permite que los PLDs puedan ser programables y en ciertos casos reprogramables?

Los PLDs basan su programabilidad en la presencia de elementos programables (cuya naturaleza depende de la tecnología usada) que interconectan los diferentes recursos de lógica presentes en el dispositivo. Los PLDs construidos en tecnología bipolar basan su programabilidad en fusibles, los cuales son "quemados" selectivamente para romper los enlaces entre los recursos lógicos, haciendo circular a través de él una "alta corriente".

Con la tecnología CMOS se desarrollaron las tecnologías de programación de gate flotante, lo cual permitió la aparición de las tecnologías EPROM (o UVEPROM) y EEPROM. Con estas tecnologías se implementaron PLDs borrables y reprogramables (Altera con los EPLDs y luego otros fabricantes).

La nueva generación de PLDs (los FPGAs o Field Programmable Gate Arrays) hacen uso adicionalmente de celdas RAM estáticas y "antifusibles" (elementos que forman una unión al aplicar un campo eléctrico "alto" entre sus terminales) como elementos programables.

¿Los PLDs son fabricados con tecnologías Bipolar y CMOS, únicamente?

No. Hoy pueden conseguirse dispositivos lógicos programables en otras tecnologías como BiCMOS, ECL y en arseniuro de galio (GaAs), permitiendo que el usuario pueda utilizar PLDs en un mayor rango de aplicaciones.

¿Qué tipos de recursos lógicos contienen los PLDs?

Actualmente existe una gran variedad de PLDs en el mercado y cada fabricante busca aproximaciones diferentes para la implementación de funciones lógicas.

Como se dijo anteriormente, el tipo de PLD más popular es el llamado PAL. Su arquitectura consiste en una estructura de dos niveles: un arreglo de compuertas AND programable que alimenta un arreglo de compuertas OR cuyas conexiones son fijas. Esta estructura es utilizada en muchas otras familias de dispositivos. Otros PLDs presentan arquitecturas que consisten en un "mar de compuertas" NAND o NOR y en arreglos de celdas cuyo contenido varía según el fabricante: unos ofrecen multiplexores para implementar las funciones lógicas en dichas celdas, otros utilizan simples compuertas lógicas y otros ofrecen combinaciones de compuertas lógicas diferentes: AND y OR, NAND y XOR. Todo esto desde el punto de vista de la lógica combinacional.

Adicionalmente, las diferentes familias de Dispositivos Lógicos programables ofrecen recursos lógicos para la implementación de funciones secuenciales. En los dispositivos basados en dos niveles se ofrecen latches o flip flops como parte de estructuras llamadas - macroceldas- ubicadas a continuación del arreglo OR. Las arquitecturas mas nuevas incluyen dentro de las celdas lógicas uno o dos flip flops, y adicionalmente presentan celdas dedicadas para I/O que conectan con los pines físicos del chip.

¿Cómo podrían clasificarse los diferentes tipos de PLDs?

Los PLDs han evolucionado de tal forma que la clasificación de los dispositivos lógicos programables debe enfocarse bajo diferentes puntos de vista para las diferentes etapas cronológicas de la evolución de los mismos. Nosotros hemos realizado la siguiente clasificación, la cual ha sido presentada en el artículo [4]. Este ha sido enviado a la revista EDN para ser discutido con el editor.

• PLDs de Propósito General y PLDs de Aplicación Específica:

Como se muestra en la figura 1, los PLDs pueden clasificarse en PLDs de Propósito General y PLDs de Aplicación Específica.

Mientras los PLDs de Aplicación Específica tienen una arquitectura dedicada para ciertas tareas como generación de señales temporizadas (Timing Generators),




Fig. 1. Clasificación de los PLDs de Alta Densidad.

Circuitos Secuenciales (Programmable Sequencers) y Controladores Programables (Fuse Programmable Controllers), los PLDs de Propósito General pueden implementar cualquier tipo de función lógica, es decir, lógico combinatoria (random o glue logic), Lógica para Flujo de Datos (Data Path Logic) y Lógica de Control (Control Path Logic).

Ambos tipos de PLDs pueden dividirse a su vez según su arquitectura.

Los PLDs de Propósito General han evolucionado en una gran variedad de arquitecturas. Estas pueden clasificarse en PLDs Convencionales y PLDs de Alta Densidad o HDPLDs, y para ello es necesario estimarse de alguna manera la complejidad del dispositivo.

A pesar de que los fabricantes no han acordado un método unificado de estimación de la capacidad de un dispositivo, la medida más usada (aunque no es muy exacta) es el número de "compuertas equivalentes" que puede implementar un dispositivo.

Los PLDs de Propósito General, con menos de 2000 compuertas equivalentes, se pueden clasificar bajo el nombre de PLDs convencionales y si su capacidad es mayor a 2000 compuertas equivalentes se dice que es un PLD de alta densidad o HDPLD.

• PLDs Convencionales y PLDs de Alta Densidad:
La mayoría de los PLDs Convencionales tienen una estructura estándar de arreglos AND-OR. Si el arreglo OR es programable y el arreglo AND es fijo, los dispositivos se llaman PROM. Si el arreglo AND es programable y el OR fijo, se llaman PAL (Programmable Array Logic) y si tanto el arreglo OR como el AND son programables, se denominan PLA (Programmable Logic Array). Sin ninguna duda, los dispositivos PAL han sido por varios años los PLDs más populares.

Hay también algunos dispositivos que no tienen una alta capacidad y que por tanto pueden considerarse bajo la categoría de PLDs convencionales, a pesar de que no tienen la estructura estándar AND-OR. Ejemplos de estos dispositivos son las arquitecturas tipo Mar de Compuertas (Sea of Gates) de Signetics (Compuertas NAND) y Exel (Compuertas NOR).




Fig. 2. Arquitectura típica de un PAL

Por el lado de los PLDs de Alta Densidad, inicialmente se fabricaron dispositivos que eran una simple extensión de los PLDs convencionales, se dice que están basados en compuertas y a pesar de su mayor capacidad en compuertas equivalentes (un PAL22V10 tie-




Fig. 3. Macrocelda típica




Fig. 4. Arquitectura general de un FOGA (ACTEL)




Fig. 5. Bloque lógico de ACTEL

ne solo entre 500 y 1000 compuertas equivalentes) dichos dispositivos sufren de una baja utilización de compuertas.

Los llamados PLDs Modernos de Alta Densidad (Modern HDPLDs) están basados en celdas lógicas, y serían los que vendrían a resolver el problema de la baja utilización de compuertas y a ocasionar un crecimiento espectacular del mercado de PLDs.

¿En qué consiste el cambio que plantean las arquitecturas de los PLDs Modernos de alta densidad?

Los HDPLDs Modernos poseen una arquitectura basada en "canales", a diferencia de las anteriores arquitecturas basadas en "arreglos segmentados". En esta arquitectura existe un arreglo de celdas lógicas separadas por espacios llamados "canales de interconexión", por donde corren líneas de interconexión que son programables en ambos terminales. Esto trae como consecuencia una alta flexibilidad en los dispositivos. Esta arquitectura fue inicialmente utilizada por dos compañías: Xilinx y Actel.

Xilinx Inc. desarrolló en 1984, los dispositivos Logic Cell Array (LCA), cuya arquitectura se basa en un arreglo matricial de celdas lógicas que implementan tanto lógica combinatoria como secuencial.

Cada Celda Lógica está basada en "lookup tables". Una "lookup table" está formada por un multiplexor y celdas de memoria que implementan una función lógica mediante la programación de dichas celdas como posiciones de un mapa de Karnaugh.

Dicha arquitectura presenta una configuración volátil pero muy versátil debido a su fácil reprogramación. Luego, en 1988, Actel Corporation desarrolla un Gate Array programable por el usuario. Su arquitectura consiste en filas de celdas lógicas separadas por canales de interconexión. La programabilidad de este arreglo se logra mediante el uso de "antifusibles" en ambos terminales de las líneas de interconexión. Estos Gate Arrays son Programables una sola vez, pero alcanzan muy altas densidades (El A1280 de Actel tiene 750.000 antifusibles) y tienen una sorprendente tasa de utilización de compuertas (85% a 95% en muchas aplicaciones).

¿Qué ventajas tienen estas arquitecturas?

En los HDPLDs basados en Compuertas Lógicas (o PLDs Complejos) y en los PLDs Convencionales, las conexiones entre recursos lógicos son típicamente fijas; a diferencia de ellos los HDPLDs basados en Celdas Lógicas o FPGAs no tienen conexiones fijas entre la lógica y los bloques de I/O, sino que presentan líneas de interconexión programables que permiten una conexión no determinística de la lógica. Esto tiene como resultado una muy alta flexibilidad.

Otra de las ventajas de estas arquitecturas se debe a la gran cantidad de registros que poseen, ya que permiten implementar eficientemente circuitos de naturaleza secuencial.

¿Cuándo conviene utilizar las arquitecturas con interconexiones fijas?

Como se ha dicho anteriormente, las arquitecturas basadas en canales poseen líneas programables en sus dos terminales y por tanto la interconexión de los diferentes recursos lógicos de un circuito digital no es determinística y puede inclusive variar para un mismo circuito al correr en diferentes ocasiones los algoritmos de posicionamiento e interconexión (placement & routing). Esto trae como consecuencia un desempeño final impredecible. A diferencia de estos dispositivos, los PLDs complejos si tienen la característica de timing predecible.

Por lo tanto, cuando el desempeño del circuito a implementar es imperativo, puede ser mas apropiado el uso de arquitecturas de conexiones fijas. Sin embargo, esto no quiere decir que un circuito determinado tenga la implementación de mejor desempeño en un dispositivo de este tipo, ya que un diseño creativo usando FPGAs puede superarlo.

¿Existen otros tipos de FPGAs?

Si, además de los dispositivos de Xilinx y Actel, existen otros fabricantes, otras arquitecturas y otras tecnologías de programación.

Bajo el nombre de FPGAs se han incluido los dispositivos Lógicos Programables de Alta Densidad, basados en Celdas Lógicas y que tienen como característica principal, una suficiente densidad para sustituir pequeños ASICs Gate Arrays Programables por más cara, de ahí su nombre.

Debido a la variedad de arquitecturas de bloque lógico (celda lógica) y de interconexión presentes en los FPGAs comerciales, se ha ideado una medida común entre los FPGAs denominada "granularidad", y es precisamente utilizada para lograr clasificar las diferentes arquitecturas de FPGAs.

La "granularidad" puede ser definida como el número de funciones booleanas que un bloque lógico puede implementar y es proporcional al número de compuertas equivalentes y al número de entradas al bloque lógico. La granularidad es una caracterización cualitativa de la cantidad de elementos lógicos que hay en una celda lógica y es sinónimo de funcionalidad. Basados en el concepto de granularidad, los FPGAs pueden ser divididos en FPGAs de Grano Fino (Fine Grain) y FPGAs de Grano Burdo (Coarse Grain) [5]. Ver figura 1.

Las arquitecturas de FPGAs de grano fino son muy

flexibles debido a su similitud con los MPGs, pero los grandes requerimientos de líneas de interconexión y de -suiches- programables causan un considerable gasto de área y un bajo desempeño.

Los FPGAs de Grano Fino, incluyen los dispositivos de la compañía Crosspoint Solutions, cuya arquitectura es la más parecida a un Gate Array Programable por máscara o MPGs (basado en pares de transistores o TPTs y en una estructura llamada RAM Logic Tile o RLT), los dispositivos de Plessey y Toshiba, basados en compuertas NAND, los dispositivos de Concurrent Logic, basados en un bloque AND-XOR y los dispositivos de Algotronix, basados en multiplexores.

Los fabricantes de FPGAs de Grano Burdo buscan minimizar el número de líneas de interconexión y por tanto el retardo en dichas líneas, implementando mas funciones en cada bloque lógico. Los FPGAs de Grano Burdo están basados en celdas SRAM, antifusibles y en las tecnologías de gate flotante EPROM y EEPROM. Desde el punto de vista del recurso lógico utilizado se basan en multiplexores, lookup-tables y arreglos AND-OR. Los bloques basados en multiplexor son usados por Actel y QuickLogic. Tienen la mayor funcionalidad por número de transistores pero una gran cantidad de entradas, lo cual demanda una gran cantidad de elementos programables. Por ello son utilizados con tecnologías de programación de -suiches- pequeños como los antifusibles. Los bloques basados en lookup-tables son utilizados en los dispositivos de Xilinx, AT&T y en la familia FLEX de dispositivos de altera, con una tecnología de programación basada en celdas SRAM y la tecnología de gate flotante es propia de los dispositivos de Lattice, PLUS logic y altera (dispositi-

vos MAX), que utilizan estructuras jerárquicas de arreglos AND-OR.

¿Qué necesito yo, como diseñador de circuitos digitales, para programar un PLD ?

Para programar un PLD se requiere del software de diseño, el cual sirve para realizar la descripción del circuito a implementar, para efectuar la simulación y verificación del diseño y para realizar el proceso de "downloading" o de programación propiamente dicha del dispositivo, a través de un programador [3].

¿Qué consideraciones debo hacer para seleccionar un sistema o ambiente de diseño ?

Deben considerarse una gran variedad de variables como costo, el soporte técnico, el buen nombre de la compañía, la facilidad de uso de la herramienta, etc. Desde un punto de vista mas técnico, se deben tener en cuenta el tipo de captura o de entradas que tiene la herramienta: captura esquemática, descripción mediante tablas de verdad, ecuaciones booleanas y máquinas de estado, así como el lenguaje de descripción de hardware (HDL).

Deben considerarse además las funciones que realiza la herramienta: simulación lógica, simulación funcional, simulación de timing, simulación pos-layout, mapping, particionamiento (partitioning), posicionamiento e interconexión (placement & routing), etcétera.

Finalmente, debe considerarse que la herramienta soporte la familia de dispositivos deseada, ya que existe tanto software de carácter dedicado, que puede ser muy eficiente pero que compromete al diseñador con el fabricante del dispositivo, y software universal, que permite utilizar una gran variedad de familias de dispositivos, y fabricantes diferentes, pero sus algoritmos puede que no utilicen al máximo los recursos de las diferentes arquitecturas.

¿Qué diferencias hay entre la metodología de diseño usando PLDs Convencionales o PLDs Complejos y FPGAs?

Debido a que en los PLDs Convencionales y en los PLDs Complejos las interconexiones entre los diferentes recursos lógicos es fija, una vez se determine que los recursos del dispositivo son suficientes para el circuito digital a implementar, la interconexión entre los mismos está garantizada, así como el desempeño final. Contrario a esto, en los FPGAs puede ocurrir que los recursos de interconexión no sean suficientes a pesar de que los recursos lógicos si lo sean. O por otro lado, puede que la interconexión que se logre en el dispositivo tenga como resultado un desempeño muy pobre.




Fig. 6. Ciclo de diseño para FPGAs.

Las etapas adicionales en el diseño que tienen en cuenta estos compromisos en los FPGAs son: Mapping, Placement & Rounting y Timing Analysis. Por tanto, el software de diseño para FPGAs requiere de una herramienta mas sofisticada que la de PLDs de conexiones fijas, que no solo permita "mapear" eficientemente el circuito en el dispositivo indicado sino que interconecte los diferentes recursos lógicos necesarios para el desempeño deseado. Esta herramienta se denomina "device fitter", y manipula la descripción del circuito lógico hasta que se logre su mejor implementación según los criterios (área vs. desempeño) que indique el diseñador.

¿Qué tan significativo es el mercado de PLDs y FPGAs ?

En 1992, las ventas totales de ASICs en el mundo sumaron 6,000 millones de dólares, de los cuales 3,500 corresponden a gate arrays o MPGAs, 1,830 a standard cells y 640 a PLDs y FPGAs [2]. El mercado de PLDs, en general, se encuentra dominado por Advanced Micro Devices (AMD) con un 45% del total. Los FPGAs tienen su mercado distribuido en


Xilinx (55%), Altera (17%), Actel (14%) y otros (13%) [2].

2. BIBLIOGRAFIA

- [1] Conner, Doug, "High density PLDs", EDN, Enero 2, 1992
- [2] Curtols B, "CAD and Testing of ICs and Systems. Where are we going?", TIMA & CMP - INPG, Grenoble, Francia, Mayo 1993
- [3] Pérez Uribe, Andrés, "Diseño VLSI con PLDs-FPGAs: Arquitecturas, Diseño Lógico y CAD", Tesis de grado, Universidad del Valle, Junio, 1993
- [4] Pérez Uribe, Andrés; Velasco Medina, Jaimo, "PLD and FPGA architectures. A general Overview", 1993.
- [5] Rose, Jonathan; El Gamal, Abbas; Sangiovanni-Vicentelli, Alberto, "Architecture of Field Programmable Gate Arrays", survey, 1992.
- [6] Small, Charles, "Family tree sorts out high-density PLDs", EDN, Sept. 16, 1991
- [7] Watson Swanger, Anne, "Choosing Complex PLDs and FPGAs", EDN, Sept. 17, 1992



LABORATORIO DE MICROELECTRONICA



El Laboratorio ofrece servicios de:

- Cursos de circuitos integrados de aplicación específica: ASICs/EEPLDs-FPGAs
- Diseño de sistemas electrónicos usando ASICs
- Cursos de Unix y Lenguaje C en Workstation
- Servicio de plotter con 8 plumas a color

Información:

Departamento de Electricidad
Tels: 330 7283 - 339 1780 - 330 3436
A.A. 25360 FAX: 339 8484 - 339 7264



INGENIERIA DE MAQUINAS ELECTRICAS LTDA

Mantenimiento, reparación y rediseño de:

Motores y Generadores de Corriente Alterna y Continua en Baja y Alta Tensión.
Transformadores de Distribución Secos.

Consultoría en Máquinas Eléctricas

AUTORIZADO SIEMENS

PLANTA Y OFICINAS
Calle 56 No. 5N-126
A.A. 6120

TELEFONOS:
446 9994 - 446 9980
FAX: 447 3815

CALI-COLOMBIA

25