

Tesis

EMULADOR BASADO EN FPGAS DE UN SISTEMA ELÉCTRICO AISLADO
CON GENERACIÓN DISTRIBUIDA

Oscar Dario Bautista Loza

Documento presentado a
Doctorado en Ingeniería - Enéfasis en Ingeniería Eléctrica y Electrónica
como requisito para optar por el título de
Doctor en Ingeniería

Director: Álvaro Bernal Noreña

Asesor: Andrés Pantoja Buchelli

Escuela de Ingeniería Electrónica y Electrónica
Facultad de Ingeniería



Abril 2023

Resumen

En este documento se construye un emulador basado en FPGAs de un sistema eléctrico aislado con paneles fotovoltaicos. Se implementa a nivel de hardware sistemas tales como: panel fotovoltaico, convertidor, batería, regulador y un algoritmo de perturbación y observación (P&O). Se estudian diferentes modelos de los elementos que conforman los sistemas propuesto anteriormente, se ajustan de acuerdo a las áreas propias de cada elemento dentro de la FPGA para optimizar su diseño, logrando la implementación de todo el sistema en una FPGA. Este sistema tiene gran importancia dado que microrredes pequeñas y aisladas son actualmente una solución frecuente para la cobertura eléctrica en áreas remotas donde se necesitan estudios detallados, simulaciones y emulaciones realistas para diseñar sistemas adecuados a cada ubicación. Para este proyecto se usó como caso de estudio una parte de una red eléctrica propuesta por la Universidad de Nariño para la vereda "El Naranjo" del municipio de Mosquera en el Departamento de Nariño. Se realizaron implementaciones hardware basadas en ambiente Labview y se utilizó un sistema de desarrollo PCIe 7841R que incluye una FPGA Virtex 5 LX30, se comparará con otras implementaciones similares observando que el sistema propuesto en este documento optimiza el los recursos hardware en comparación con los otros sistemas, además al separarse por bloques puede facilitar la interacción con salidas físicas del sistema.

Palabras clave— FPGA, Emulador, Sistema Fotovoltaico, microrred, P&O .

Abstract

In this document, an FPGA-based emulator of an isolated electrical system with photovoltaic panels is built, systems such as: photovoltaic panel, converter, battery, regulator and a perturbation and observation (P&O) algorithm are implemented at the hardware level. Different models are studied, they are adjusted according to the areas of each element within the FPGA to optimize its design, achieving the implementation of the entire system in a single FPGA. This system has great importance since small and isolated microgrids are currently a frequent solution for electrical coverage in remote areas, where detailed studies, simulations and realistic emulations are needed to design systems suitable for each location, the case study for this project was a part of an electrical network proposed by the University of Nariño for the village "El Naranjo" of the municipality of Mosquera in the Department of Nariño. Hardware implementations based on the Labview environment were made and a PCIe 7841R development system was used that includes a Virtex 5 LX30 FPGA, compared with other similar implementations, observing that the system proposed in this document optimizes hardware resources compared to other systems. In addition, when separated by blocks, it can facilitate the interaction with physical outputs of the system.

Keywords – FPGA, Emulator, Photovoltaic, Microgrid, P&O.

Agradecimientos

Quiero agradecer a Dios porque de su mano todo es posible y a todas las personas involucradas en este proceso:

A mis padres, hermanos, sobrina y novia, que los amo con toda mi vida, por su apoyo incondicional, por ayudarme a levantar cuando sentía que no podía más.

A mis amigos porque pude compartir con ellos mis éxitos y fracasos. Y me dieron palabras de apoyo.

Al profesor Álvaro por su paciencia y esperarme hasta el final.

Al profesor Andrés Pantoja porque su apoyo técnico fue importante para encaminarme en el camino a tomar y al profesor Javier Revelo porque su acompañamiento fue vital y sus consejos me sirvieron para ver una luz al final del camino.

Acrónimos

ZNI Zonas No Interconectadas

UPME Unidad de Planeación Minero-Energética

FNCE Fuentes No Convencionales de Energía

IVA Impuesto sobre el Valor Agregado

BID Banco Interamericano de Desarrollo

SNCTI Sistema Nacional de Ciencia, Tecnología e Innovación

CREG Comisión de Regulación de Energía y Gas

FAZNI Comisión de Regulación de Energía y Gas

FENOGÉ Fondos de Energías Renovables y Gestión Eficiente de Energía

FPGA Field Programmable Gate Array

HIL Hardware in the Loop

RAM Random Access Memory

DSP Digital Signal Processor

HDL Hardware Description Language

LabVIEW Laboratory Virtual Instrument Engineering Workbench

FV Fotovoltaica

STR Simuladores en Tiempo Real

CCM Modo de Conducción Continua

MPPT Maximum Power Point Tracking

INC Conductancia Incremental

CV Voltaje Constante

PC Capacitancias Parásitas

SOC Estado de Carga

NREL Laboratorio Nacional de Energía Renovable de Estados Unidos

PWM Pulse Width Modulation

NTC Norma Técnica Colombiana

LUT Look Up Table

NASA Administración Nacional de Aeronáutica y el espacio

Tabla de contenido

	Pag.
Resumen	I
Abstract	II
Agradecimientos	III
Acrónimos	IV
TABLA DE CONTENIDO	VI
Lista de figuras	VIII
Lista de tablas	X
1. Introducción.....	1
1.1 Problema de investigación.....	4
1.2 Objetivo General.....	5
1.3 Objetivos Específicos	5
2. Marco teórico	6
2.1 Hardware in the Loop	6
2.2 Field Programmable Gate Arrays	7
2.3 Modelos.....	8
2.3.1 Modelo del sistema Fotovoltaico.....	8
2.3.2 Modelo Convertidor Boost	11
2.3.2.1 Estructura C	12
2.3.2.2 Estructura D	13
2.3.3 Modelo control P&O	14
2.3.4 Modelo de baterías	16
2.3.4.1 Régimen de carga	17
2.3.4.2 Régimen de sobrecarga	19
2.3.4.3 Régimen de descarga.....	20
2.3.5 Modelo del regulador	21
2.3.5.1 Panel-Regulador.....	21
2.3.5.2 Carga-Regulador	21
2.3.6 Modelo de la carga	22

3. Construcción del sistema emulado	23
3.1 Implementaciones	24
3.1.1 Implementación del modelo del panel fotovoltaico	25
3.1.2 Implementación del modelo del convertidor Boost	30
3.1.2.1 Solución con métodos numéricos	30
3.1.3 Implementación panel-convertidor	34
3.1.4 Implementación de un control P&O modificado	36
3.1.5 Implementación del sistema de baterías	37
3.1.6 Implementación del sistema distribuido	38
4. Discusión y resultados	44
4.1 Resultados panel fotovoltaico	44
4.2 Resultados del convertidor Boost	46
4.3 Resultados del panel-convertidor con control y sin control	46
4.4 Resultados de la implementación de la batería	47
4.5 Resultados del área ocupada en la FPGA en todas las implementaciones realizadas	47
4.6 Caso de Estudio	49
4.7 Comparación con otros estudios	52
5. Conclusiones	57
6. Trabajos futuros	59
Referencias	60
Apendice. A. Flujo del Algoritmo P&O	66
Apendice. B. Diagrama de bloques del sistema con panel, convertidor y control P&O	67
Apendice. C. Curva de entrada de Irradiancia de 0-1000-0 W/m^2	68
Apendice. D. Diagrama de bloques del sistema de baterías	69

ÍNDICE DE FIGURAS

FIGURA	Pag.
2.1 HIL mediante FPGA	9
2.2 Circuito equivalente de un dispositivo Fotovoltaica (FV) [Villalva et al., 2009]	10
2.3 Modelo General del Convertidor Boost [Kazimierczuk, 2008]	11
2.4 Convertidor Boost: a) Estructura C, b) Estructura D	12
2.5 Curva de análisis usando el algoritmo P&O [Mahendran and Ramabadran, 2017]	16
2.6 Circuito equivalente batería de plomo-ácido	16
3.1 Método de Implementación	24
3.2 Configuración del tipo de datos para la implementación realizada en labview	25
3.3 Implementación del sistema fotovoltaico en labview. a)Diagrama de bloques de la función Newton-Raphson para el sistema fotovoltaico b) Descripción de los bloques encontrados en el diagrama	26
3.4 Bloque de la función Exponencial	26
3.5 Diagrama de bloques reducido para el sistema fotovoltaico	27
3.6 Curvas de Corriente x Voltaje a temperatura constante – Panel 240 W ..	28
3.7 Curvas de Corriente x Voltaje a temperatura constante – Panel 330 W ..	29
3.8 Curvas de Potencia x Voltaje a temperatura constante – Panel 240 W ...	29
3.9 Curvas de Potencia x Voltaje a temperatura constante – Panel 330 W ...	30
3.10 Diagrama de bloques del método de Euler para el convertidor Boost	32
3.11 Diagrama de bloques del convertidor Boost – Simplificado	33

3.12	Voltajes de entrada y salida del convertidor Boost	34
3.13	Corrientes de entrada y salida del convertidor Boost	34
3.14	Potencias de entrada y salida del convertidor Boost	35
3.15	Diagrama de bloques del sistema con panel y convertidor unificados	36
3.16	Curvas comparativas de voltaje, corriente y potencia para un panel de 240 W: a) Voltaje. b) Corriente. C) Potencia.....	39
3.17	Curvas comparativas de voltaje, corriente y potencia para un panel de 330 W: a) Voltaje. b) Corriente. C) Potencia.....	40
3.18	Diagrama de bloques del sistema de adquisición de la señal de irradiancia y la implementación sobre la FPGA.....	41
3.19	Relación entre los datos de voltaje de descarga encontrada en la implementación y la suministrada por el fabricante.....	41
3.20	Curva de carga de batería.....	42
3.21	Curva de descarga de batería	42
3.22	Esquema sistema de distribución	43
3.23	Diagrama consolidado con todo el sistema propuesto	43
4.1	Generación de 2 paneles en Noviembre de 2021	50
4.2	Carga típica diaria de una vivienda en el Naranjo	51
4.3	Energía generada por el sistema fotovoltaico y almacenada en batería	52
A.1	Flujo del Algoritmo P&O [Mahendran and Ramabadran, 2017]	66
B.1	a) Diagrama de bloques del Sistema unificado con control P&O. b) Sistema reducido en bloques	67
C.1	Curva de irradiancia para los valores de entrada del sistema de 240W y 330W	68
D.1	Diagrama de bloques del sistema de baterías	69

ÍNDICE DE TABLAS

TABLA		Pag.
3.1	Valores de entrada para la simulación de los paneles de 240W y 330W bajo condiciones nominales ($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$) [(NREL), 2022] .	28
3.2	Valores de entrada para la simulación del convertidor Boost	33
3.3	Valores de entrada utilizadas en el convertidor para los paneles de 240W y 330W	35
3.4	Especificaciones fabricante Batería Trojan T-105	37
4.1	Valores de salida para las simulación de los paneles de 240W y 330W bajo condiciones nominales($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$)	44
4.2	Error relativo en curvas de potencia con diferentes niveles de Irradiancia .	45
4.3	Resumen de los valores promedios de las entradas y salidas del convertidor Boost	46
4.4	Resumen de los desempeños de los sistemas con control y sin control	47
4.5	Resumen de los desempeños de los sistemas	48
4.6	Valores de entrada para los paneles de 310W de la red el Naranjo bajo condiciones nominales ($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$)	50
4.7	Estrategías de diseño para compilación sobre FPGA en Labview	54
4.8	Espacio usado por la FPGA en diferentes implementaciones	55

1. Introducción

En los sistemas eléctricos actuales vemos cada día como se establecen sistemas más autónomos con nuevas fuentes de generación de energía, que a su vez deben contar con una buena confiabilidad y que eviten apagones o programas de racionamiento de energía. Entonces ante el crecimiento de las regiones, especialmente de las rurales alejadas, que para la concepción eléctrica se las denomina Zonas No Interconectadas (ZNI), se ha convertido la generación en sitio una opción válida, ante los altos costos de la infraestructura que transporta la energía desde las grandes centrales de generación de energía. Muchas de estas ZNI, actualmente cuentan con suministros de energía de 4 a 5 horas mediante plantas diésel, por esto, mediante las políticas públicas y con las leyes 142 y 143 de 1994 [de Colombia, 1994a] [de Colombia, 1994b], leyes de energía y servicios públicos de Colombia, se busca garantizar un suministro confiable de energía, de esta manera se busca introducir nuevas fuentes de generación más amigables con el medio ambiente y así reducir la generación con combustibles fósiles. De acuerdo a estadísticas de la Unidad de Planeación Minero-Energética (UPME) [Unidad de Planeación Minero Energética - UPME, 2018], entre 2016-2018 un total de 213,839 usuarios se ubican como usuarios de las ZNI. Por lo anterior, la generación distribuida en conjunto con los sistemas informáticos han permitido que las microrredes entren a suplir las necesidades de estas zonas, permitiendo realizar medidas inteligentes, control de la calidad de potencia, optimización de recursos primarios y la implementación de programas de eficiencia energética, siendo estos las principales características de una Smartgrid [González et al., 2008]. De acuerdo a un reporte de Bloomberg y las Naciones Unidas, en un sistema híbrido eólico y solar, solo el 10 % de la inversión es asociada al equipo para la planeación solar, mientras un gran porcentaje es usado en el mantenimiento y en el rediseño [Moslener et al., 2017]. En consecuencia, se debe tener una planeación y diseños apropiados para reducir costos y que los sistemas sean confiables para atender a la población más vulnerable. Las emulaciones de escenarios altamente realistas basados en sistemas de generación híbridos y sus respectivos acoples usando convertidores de potencia que permitirán predecir el comportamiento de los sistemas de una manera confiable y en tiempo real. Los emuladores, permite reducir costos adicionales, fallas en los diseños y facilita la sostenibilidad técnica de los diseños. Por

lo tanto, varios esfuerzos técnicos se enfocan en desarrollar sistemas que permitan simular y/o emular las condiciones reales de las microrredes. Estos sistemas permiten recrear escenarios que analizan el control de la máxima extracción de potencia, sincronización, análisis de calidad de energía y manejo de recursos asociados con el despacho de unidades de generación en áreas remotas[Chihchiang Hua and Chihming Shen, 1998][Francis et al., 2014][Hohm and Ropp, 2000][Mahendran and Ramabadran, 2017].

El suroccidente Colombiano, y especialmente el departamento de Nariño, presenta zonas de difícil acceso aisladas del sistema interconectado nacional, donde el servicio de energía eléctrica es restringido y suministrado principalmente por plantas diésel. En estos casos las dificultades técnicas y económicas asociadas al costo del combustible, la capacidad de pago de las comunidades y la calidad del servicio, hacen de este escenario una oportunidad para la implementación de soluciones alternativas.

Por otra parte, la expansión de redes de transmisión y distribución desde el sistema central adiciona al sistema una gran infraestructura para llevar el servicio a los habitantes de las zonas no interconectadas, que en general se establecen en veredas muy apartadas y con pocos usuarios. Por lo tanto, esta solución implica grandes costos de inversión, debido a la construcción y expansión de redes eléctricas con una demanda relativamente baja de energía eléctrica, entre los factores que contribuyen a los altos costos es la geografía, puesto que en el caso colombiano se presentan terrenos montañosos, selvas densas o condiciones climáticas extremas, lo que dificulta la instalación de postes, cables y otros componentes de infraestructura. Esta topografía irregular puede requerir técnicas de construcción especializadas y más costosas, además de un mayor tiempo de ejecución. La tecnología también desempeña un papel en estos costos, y más cuando se habla de la transición energética con la implementación de sistemas de energía renovable autónomos, debido a la falta de acceso a una red de energía convencional. Estos sistemas pueden ser más caros en términos de inversión inicial, pero podrían resultar más sostenibles a largo plazo y reducir la necesidad de una infraestructura eléctrica tradicional y finalmente los costos de mano de obra y logística también son factores que contribuyen al desafío financiero de expandir las redes en zonas alejadas. Transportar los materiales y equipos necesarios hasta estas ubicaciones remotas a menudo implica gastos adicionales, y la falta de mano de obra local especializada podría requerir la contratación y

capacitación de trabajadores, lo que agrega más costos a la inversión.

Acorde con la tendencia mundial y a partir de diferentes regulaciones a nivel nacional como la Ley 1715 del 2014, en Colombia se ha buscado promover el desarrollo y utilización de las Fuentes No Convencionales de Energía (FNCE) en el sistema eléctrico del país. La idea de una participación más amplia de las FNCE en las ZNI para ampliación de cobertura y para la diversificación de la canasta energética, se consolida como un medio necesario para el desarrollo sostenible, así como para el fomento de la inversión, el desarrollo y la investigación en tecnologías limpias [Congreso de Colombia, 2014]. La ley habla de incentivos como la reducción del impuesto de renta hasta del 50 % de la inversión, la exención del pago del Impuesto sobre el Valor Agregado (IVA) a los equipos y servicios destinados a los proyectos con FNCE y la eliminación del pago de aranceles a los equipos y materiales importados que no sean producidos por la industria nacional.

En un estudio realizado por el Banco Interamericano de Desarrollo (BID) y la UPME acerca de la integración de energías renovables, se destacan algunas estrategias donde se menciona que se debe promover investigación científica y exploración, mediante "subvenciones y otras ayudas para programas de investigación y desarrollo, coordinados a través del Sistema Nacional de Ciencia, Tecnología e Innovación (SNCTI) del Ministerio de Ciencia, y el establecimiento de cooperación en esta materia, de manera inscrita en el marco de planes y programas nacionales en torno al desarrollo de las FNCE". En el caso de las ZNI, se establece que mediante el Ministerio de Minas y Energía y la Comisión de Regulación de Energía y Gas (CREG), se fomenta la "administración y utilización de recursos de la Comisión de Regulación de Energía y Gas (FAZNI) y del Fondos de Energías Renovables y Gestión Eficiente de Energía (FENOGE) con criterios de costo-efectividad, productividad, sostenibilidad, etc" [UPME and BID, 2015].

Sin embargo, una red con generadores diversos requiere de un sistema coordinado que permita una combinación óptima de diferentes tecnologías de generación y convertidores de potencia, solventando problemas tales como mala regulación de tensión, inversiones de flujo de potencia, dificultades en sincronización y coordinación compleja de protecciones. Estos problemas son producidos principalmente por la intermitencia de unidades como la FV y eólica [Thomson and Infield, 2007], además

de la presencia de cargas monofásicas no lineales [Wang and Nehrir, 2004] y la baja inercia de la microrred [Collinson et al., 2003], que puede hacer necesario la inclusión de sistemas de almacenamiento que deben ser controlados para garantizar el suministro de potencia ante una demanda cambiante y prolongar el tiempo de vida de los acumuladores [Guerrero et al., 2004].

Ante este escenario, es importante desarrollar una estructura de comando y monitoreo multinivel que permita la coordinación de las fuentes de generación y el control del flujo de potencia en la microrred a través de los diferentes convertidores de potencia [Guerrero et al., 2009], además de la regulación de las variables del sistema por medio de un manejo adecuado de la carga y estrategias de consumo eficiente [Fuelagán Revelo, 2012]. Por tanto, se deben concebir nuevos esquemas de operación y mantenimiento que minimicen los costos de generación y manejo del sistema y que faciliten su descentralización ante la inclusión de controladores locales para reaccionar ante oscilaciones y cambios aleatorios de cargas [El-Khattam and Salama, 2004].

En esta tesis se desarrollará un sistema emulado que sea capaz de representar los diferentes componentes de un sistema eléctrico a nivel de hardware, que sea adaptable, modular y flexible. Que si uno de los elementos emulados se reemplaza por un componente real, funcione sin problemas. Esto se logra mediante la aproximación de modelos de los diferentes componentes, la solución propuesta es a bajo costo mediante FPGAs, sin necesidad de obtener un sistema demasiado sofisticado que en la literatura se observa que son bastante costosos y se para el caso de pocas cargas, que es el caso de las zonas aisladas de Colombia estarían sobredimensionadas por eso la propuesta realizada en este proyecto, podrá satisfacer las características aquí planteadas y adaptas al medio que lo solicite.

1.1 Problema de investigación

- ¿Se puede construir una herramienta que tenga la capacidad de emular un sistema aislado de pocos usuarios y que sea a bajo costo?

Si, se puede construir una herramienta con estas características, en esta tesis se propone una solución con un sistema desarrollado sobre una FPGA dónde se modelan

cada uno de los componentes de un sistema eléctrico, los dispositivos utilizados sobre el sistema propuesto puede costar menos del 10 % del costo de un sistema comercial convencional, utilizado para este tipo de procesos.

1.2 Objetivo General

- Desarrollar una herramienta de emulación mediante sistemas basados en Field Programmable Gate Array (FPGA), para el control de variables en microrredes aisladas, integrando fuentes no convencionales de energía

1.3 Objetivos Específicos

- Examinar diferentes casos de estudio de microrredes aisladas que permitan la identificación de modelos de los sistemas de generación, acople y control para su implementación en el emulador.
- Simular los modelos de generación y estrategias de control para el sistema en estudio, destacando las características de los sistemas reales que deben ser implementados en el emulador.
- Implementar en una plataforma basada en FPGA los sistemas de generación, acople y control para cada una de las unidades caracterizadas.
- Establecer una metodología de validación de la plataforma que permita la verificación del comportamiento dinámico individual y en conexión con el sistema de distribución.

Esta tesis consiste de 5 capítulos. En el capítulo 1 se muestra el problema de investigación y el alcance de la misma, a la vez que se hace una breve introducción de los temas más relevantes. El capítulo 2 provee una revisión de los trabajos más relevantes en la tematica expuesta. El capítulo 3 muestra el detalle de la solución desarrollada y los modelos implementados. El capítulo 4 muestra los resultados obtenidos de las implementaciones y el capítulo 5 las conclusiones.

2. Marco teórico

Existen sistemas comerciales muy robustos que permiten la realización de estas simulaciones en tiempo real o emulaciones de sistemas eléctricos, pero son costosas y complejas. Por lo tanto, sistemas altamente especializados y robustos no son soluciones apropiadas para el diseño de redes de pocos usuarios, como son los de áreas aisladas. Es necesario explorar mecanismos más económicos e igualmente confiables que garanticen el apropiado funcionamiento de las microrredes, por esto es importante encontrar una adecuada implementación de modelos, algoritmos y un hardware capaz de representar un sistema eléctrico real. Adicionalmente, se debe pensar en el aprendizaje técnico de las personas que interactúan con el mantenimiento de los sistemas dentro de las comunidades, este debe ser sencillo con una rápida familiarización con los sistemas, de modo que puedan reaccionar a fallas que ocasionen apagones. En casos específicos, existen soluciones que consideran FPGA, con capacidades de computarización paralela y alto rendimiento que ofrecen una solución de bajo costo en comparación con los grandes laboratorios de sistemas eléctricos. Las FPGA se integran en diferentes sistemas, los cuales permiten emular diferentes partes de una red eléctrica, como convertidores, controladores, generadores y estrategias de control usando herramientas como: DSP Toolbox from Altera [Parma and Dinavahi, 2007], Virtual Test Bed(VTB-RT) [Lu et al., 2007], RTDS [McLaren et al., 2011], eMEGAsim [Snider et al., 2010], coprocesamiento Digital Signal Processor (DSP) y FPGA [Adler et al., 2012], OPAL-RT [Yamane and Abourida, 2015] y Typhoon HIL [Jonke et al., 2016].

2.1 Hardware in the Loop

Los dispositivos y funciones de la microrred requieren costosas pruebas de campo antes de su implementación en el sistema real [Jin-Hong Jeon et al., 2010]. Las dificultades de algunos de estos sistemas consisten en: no pueden ser totalmente parametrizados, contienen diferentes elementos no lineales y los disturbios del entorno pueden dificultar las medidas y la caracterización del sistema. Por esto, la importancia del concepto de Hardware in the Loop (HIL). HIL permite la simulación de entornos

para unidades bajo pruebas, simulando partes del sistema que no están conectadas físicamente [Washington and Dolman, 2010], además de ofrecer una serie de estímulos para probar sistemas en una gran variedad de escenarios [Corporation, 2013]. Cuando los dispositivos físicos no están disponibles o son muy costosos, estos pueden ser reemplazados por prototipos realizados en modelos virtuales en tiempo real, permitiendo tener una emulación de una planta real, la cual reproduce una secuencia de eventos y la respuesta de cada dispositivo. Entonces, el sistema HIL es usado para conectar partes de un sistema o su prototipo en modelos digitales en tiempo real, estos a su vez interactúan con diferentes sistemas de control y protecciones, que pueden ser reales o emulados y así evaluar el comportamiento de sistemas complejos, reduciendo costos, duración y riesgos en el uso de los equipos antes de la integración real del sistema [Bélanger et al., 2010], [Duman et al., 2014]. Las simulaciones HIL pueden ser obtenidas a través de interfaces externas entre FPGA y dispositivos físicos que contribuyan a la implementación de la simulación de variables físicas del sistema bajo prueba [Duman et al., 2014], [Li et al., 2017].

2.2 Field Programmable Gate Arrays

El concepto de FPGA hace referencia a una tecnología de circuitos integrados, los cuales son organizados y reconfigurados a través de elementos lógicos mediante interconexión de estas unidades, obteniendo arreglos bidimensionales sobre un área del chip. Las intersecciones de estas unidades son conectadas a través de tecnología de fusibles, para obtener funciones más complejas [Duman et al., 2014]. Esta tecnología permite desarrollar arreglos de hardware que pueden ser fácilmente configurables, sin modificar físicamente el dispositivo [Washington and Dolman, 2010]. Además, teniendo bloques de Random Access Memory (RAM) embebidos y con núcleos computacionales, las simulaciones pueden llegar a ser en tiempo real, con el apoyo del procesamiento en paralelo y ejecución simultánea de múltiples hilos, basando su desempeño en la optimización de los elementos de bajo nivel como las celdas lógicas, bloques DSP y bloques de memoria. Es importante anotar que mientras el modelo sea más detallado, la carga computacional será mayor [Li et al., 2017]. Además, el uso de múltiples FPGA con operaciones síncronas puede ser ajustado a un mismo tiempo de simulación (time-step) para cada FPGA. Cuando se requiere mejores rendimientos y paralelismo computacional se utilizan multiprocesadores basados en FPGA [Matar

et al., 2011]. Anteriormente, la programación de las FPGA se realizaba solamente en Hardware Description Language (HDL), que es de aprendizaje lento y requiere experiencia en diseño de chip. Actualmente, existen herramientas que no tienen la complejidad de los lenguajes HDL, tales como, Xilinx System Generator Tools, que es un software de alto nivel que usa entornos en MATLAB/SIMULINK para crear y verificar diseños de hardware para FPGA de Xilins [Xilinx, 2009]. Otro ejemplo de un lenguaje más amigable es Labview FPGA, dónde se realiza una programación gráfica mediante bloques de funciones y flujos de datos y estos son compilados en la FPGA modelando como diagramas de estado o diagramas de flujo para visualización general [Washington and Dolman, 2010]. Algunos sistemas HIL son basados en tecnologías con FPGA entregando tiempos de muestreo de nanosegundos [Bélanger et al., 2010]. Por eso las entradas y las salidas de los dispositivos basados en FPGA pueden tener altos tiempos de resolución, permitiendo simulaciones reales de la planta con la opción de una fácil reconfiguración de los arreglos del hardware sin necesidad de modificar el sistema electrónico [Washington and Dolman, 2010]. Por ejemplo, en [Matar et al., 2011] una microrred con sistemas FV con baterías fueron simulados en FPGA, y la microrred con sus tiempos de simulación puede convertirse en Simuladores en Tiempo Real (STR) [Li et al., 2017].

La figura 2.1 muestra las diferentes partes de una microrred que puede ser emulada mediante diferentes componentes dentro de una FPGA usando HIL. Esto se puede lograr gracias a que los modelos de generadores, convertidores, controladores y cargas, tienen representaciones matemáticas que pueden ser implementadas dentro de una FPGA y está, a su vez, mediante un sistema de adquisición de señales permite a los sistemas la interacción con elementos reales de un sistema, logrando el HIL.

2.3 Modelos

2.3.1 Modelo del sistema Fotovoltaico

Una de las tecnologías con más acogida en la introducción de fuentes no convencionales de energía es la generación FV, la cual ha permitido ajustar picos y aplanar curvas de carga. En la literatura, diferentes estudios han sido presentados




Figura 2.1: HIL mediante FPGA

sobre modelos de comportamientos de paneles FVs, algunos más básicos sólo toman en cuenta el efecto de la radiación solar [Fernández et al., 2008]. Otros autores proponen modelos de paneles considerando el efecto de la temperatura [Granda-Gutiérrez et al., 2013]. En [Ospino Castro, Adalberto; Robles Algarín, Carlos; Duran Pabón, 2014] se propone un sistema que contempla la radiación solar y la temperatura, las cuales usan algoritmos genéticos obteniendo parámetros físicos que no son entregados por el fabricante. En este documento se muestra un modelo exponencial con temperatura e irradiancia, este modelo es observado en la figura 2.2 [Villalva et al., 2009].




Figura 2.2: Circuito equivalente de un dispositivo FV [Villalva et al., 2009]

De la figura 2.2 se extrae la ecuación (2.1)

$$I = I_{pv} - I_0 \left[\exp\left(\frac{V + R_s I}{V_t a}\right) - 1 \right] - \frac{V + R_s I}{R_p} \quad (2.1)$$

Dónde R_p es una Resistencia en paralelo, R_s es una Resistencia en serie, V es el voltaje de salida del panel, I es la corriente de salida del panel, I_{pv} es la corriente fotoinducida, $I_0[\exp(\frac{V+R_s I}{V_t a}) - 1]$ es la corriente del diodo, I_0 es la corriente de saturación del arreglo y V_t es el voltaje térmico y es igual a $\frac{N_s k T}{q}$ con N_s celdas conectadas en serie, k es la constante de Boltzmann ($1.381 \times 10^{-23} \frac{J}{^\circ K}$), a es el factor de idealidad del diodo, T es la temperatura de juntura del panel ($^\circ K$) y q es la carga del electrón ($1.602 \times 10^{-19} C$). Conectando las celdas en paralelo incrementa la corriente y en serie aumenta el voltaje en la salida del panel.

En la ecuación (2.2) se muestra que la temperatura e irradiancia dependen de la corriente fotoinducida

$$I_{pv} = (I_{pv,n} + K_I \Delta T) \frac{G}{G_n} \quad (2.2)$$

Dónde $I_{pv,n}$ es la corriente fotoinducida bajo condiciones nominales ($25^\circ C$ y $1000 W/m^2$), K_I es el coeficiente de la corriente de corto circuito/Temperatura, T y G son la temperatura e irradiancia del panel, respectivamente. La ecuación (2.1) no tiene solución directa, por lo tanto, es necesario utilizar un metodo numérico, para este caso

se usa el metodo de Newton-Rapshon [Butcher, 2008], el cual genera la ecuación (2.3)

$$I_{(n+1)} = I_n + \frac{I_{pv} - I_0[e^{\frac{(V+R_s I_n)}{V_{ta}}} - 1] - \frac{(V+R_s I_n)}{R_p}}{1 + \frac{R_s}{V_{ta}} I_0[e^{\frac{(V+R_s I_n)}{V_{ta}}} - 1] + \frac{R_s}{R_p}} \quad (2.3)$$

2.3.2 Modelo Convertidor Boost

En aplicaciones basadas en sistemas FVs es común el uso de convertidores boost, con la ventaja sobre otros convertidores debido a su estabilidad y eficiencia [Hayat et al., 2016] y su objetivo es elevar los niveles de voltaje. El convertidor Boost está compuesto por un inductor, un capacitor, un switch y un diodo; su configuración puede ser vista en la figura 2.3.




Figura 2.3: Modelo General del Convertidor Boost [Kazimierczuk, 2008]

Para el Modo de Conducción Continua (CCM), el convertidor trabaja en 2 estados: el switch está encendido y el diodo está apagado, esta estructura es llamada C y cuando el switch está apagado y el diodo encendido, se denomina estructura D [Kazimierczuk, 2008].

2.3.2.1 Estructura C

Esta estructura puede ser vista en la figura (2.4-a), con el switch encendido y el diodo apagado, en este punto el inductor esta almacenando energía desde la fuente y el capacitor se está descargando a través de la resistencia.




Figura 2.4: Convertidor Boost: a) Estructura C, b) Estructura D

En (2.4), (2.5) and (2.6) se pueden observar las ecuaciones correspondientes a la figura (2.4-a)

$$\frac{dI_L}{dt} = \frac{V_s}{L} \quad (2.4)$$

$$\frac{dV_C}{dt} = \frac{-V_0}{C * R} \quad (2.5)$$

$$V_0 = \frac{R}{R + ESR} * V_C \quad (2.6)$$

2.3.2.2 Estructura D

Esta estructura puede ser vista en la figura (2.4-b), con el switch apagado y el diodo encendido, en este estado el inductor entrega su carga almacenada en el capacitor y en la Resistencia de carga. En (2.7), (2.8) and (2.9) se pueden observar las ecuaciones correspondientes a la figura (2.4-b)

$$\frac{dI_L}{dt} = \frac{V_s - V_0}{L} \quad (2.7)$$

$$\frac{dV_C}{dt} = \frac{1}{C} (I_L - \frac{V_0}{R}) \quad (2.8)$$

$$V_0 = \frac{R}{R + ESR} * (I_L ESR + V_C) \quad (2.9)$$

Estas estructuras se adaptan al modelo promedio de espacio de estados de pequeña señal, que permite un acercamiento al comportamiento dinámico del sistema. En [Erickson and Maksimović, 2020] se especifica las ecuaciones base para este sistema y es descrito en las ecuaciones (2.10) y (2.11).

Es importante aclarar que en el sistema de ecuaciones de la estructura D se buscará

alta eficiencia del convertidor y para eso se busca que $\frac{dV_s}{D'} \gg V_D$, entonces se desprecia el valor de V_D , obteniendo un comportamiento similar al modelo ideal, entonces para los sistemas de ecuaciones (2.10), (2.11) y (2.12), D es el ciclo de trabajo y D' es el complemento del ciclo de trabajo ($1 - D$)

$$\begin{bmatrix} L & 0 \\ 0 & C \end{bmatrix} \frac{d}{dt} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} = \begin{bmatrix} -D'(R||ESR) & -D' \frac{R}{R+ESR} \\ D' \frac{R}{R+ESR} & -\frac{1}{R+ESR} \end{bmatrix} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} + \begin{bmatrix} 1 & I_L(R||ESR) + V_C \frac{R}{R+ESR} \\ 0 & -I_L \frac{R}{R+ESR} \end{bmatrix} \begin{bmatrix} \hat{v}_g(t) \\ \hat{d}(t) \end{bmatrix} \quad (2.10)$$

$$\begin{bmatrix} \hat{v}_0(t) \end{bmatrix} = \begin{bmatrix} D'(R||ESR) & \frac{R}{R+ESR} \end{bmatrix} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} + \begin{bmatrix} I_L(R||ESR) \end{bmatrix} \hat{d}(t) \quad (2.11)$$

En la ecuación (2.10) se tiene un sistema con las variables de control $\hat{v}_g(t)$ y $\hat{d}(t)$, pero además de éstas también debe tener un control de corriente $\hat{i}_0(t)$ que pasa por la carga R ; este sistema modificado es descrito por la ecuación (2.12).

$$\begin{bmatrix} L & 0 \\ 0 & C \end{bmatrix} \frac{d}{dt} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} = \begin{bmatrix} -D'(R||ESR) & -D' \frac{R}{R+ESR} \\ D' \frac{R}{R+ESR} & -\frac{1}{R+ESR} \end{bmatrix} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} + \begin{bmatrix} 1 & 0 & I_L(R||ESR) + V_C \frac{R}{R+ESR} \\ 0 & 1 & -I_L \frac{R}{R+ESR} \end{bmatrix} \begin{bmatrix} \hat{v}_g(t) \\ \hat{i}_0(t) \\ \hat{d}(t) \end{bmatrix} \quad (2.12)$$

2.3.3 Modelo control P&O

En el estudio de sistemas FVs es relevante extraer la máxima potencia de los paneles solares, por esto existen diferentes sistemas diseñados para el Maximum Power

Point Tracking (MPPT) tales como el algoritmo de Perturbación y Observación (P&O), Conductancia Incremental (INC), Voltaje Constante (CV), Capacitancias Parásitas (PC), entre otras [Hohm and Ropp, 2000]. Para este estudio se utiliza el método de P&O modificado, puesto que ha sido ampliamente usado por la facilidad de su estructura y consiste en sensar las salidas de voltaje, corriente y potencia que con una perturbación dada provoca un aumento o disminución en la potencia de la matriz, entonces la perturbación subsiguiente se realiza en la misma dirección (opuesta). De esta manera, el MPPT busca continuamente las condiciones de potencia máxima [Chihchiang Hua and Chihming Shen, 1998]. Para la implementación de este método sigue el flujo mostrado en el apéndice A.1, en el cual se describe cada paso del algoritmo, iniciando con la medida de las variables, siguiendo con el sensado y la verificación del comportamiento del voltaje, y dependiendo de esto incrementar o decrementar el módulo de voltaje que en este caso se hace interactuando con el ciclo del trabajo del convertidor: cuando se incrementa el ajuste que se realiza es $D = D + \Delta D$ y cuando decrementa es $D = D - \Delta D$ [Francis et al., 2014]. En el método P&O modificado, la verificación de la variable de corriente adicional, permite aumentar el ciclo de trabajo que puede eliminar el problema de desvío al acercar el punto de funcionamiento al MPPT y reduce la oscilación, dado que el modelo convencional presenta estos problemas. La figura 2.5 muestra el comportamiento típico una curva de voltaje en relación a la potencia para diferentes irradiancias y se utiliza para ilustrar el algoritmo, dónde se censa el valor de potencia y voltaje en el punto “a”, al analizar las posibilidades de este punto se observa que el $\Delta P > 0$ y $\Delta V < 0$, entonces se incrementa el voltaje y se pasa del punto “a” al “b” y el algoritmo se repite hasta llegar al punto “g” [Mahendran and Ramabadran, 2017].

Con la implementación del algoritmo de control, se decide comparar las curvas con control y sin control, y mediante la ecuación (2.13)[Erickson and Maksimović, 2020] se puede observar los cambios en el desempeño de la curva con el control implementado.

$$\eta = \left(1 - \frac{\int_0^t P_{P\&O} dt}{\int_0^t P_{converter} dt}\right) * 100 \quad (2.13)$$

En la ecuación (2.13) $\int_0^t P_{P\&O} dt$ representa la potencia de la curva con control,




Figura 2.5: Curva de análisis usando el algoritmo P&O [Mahendran and Ramabadran, 2017]

mientras $\int_0^t P_{converter} dt$ representa la curva sin control.

2.3.4 Modelo de baterías

Siguiendo el modelo de Copetti, las baterías se representan mediante un circuito equivalente con una fuente de voltaje y una resistencia interna como se observa en la figura 2.6 y su modelado se realiza de acuerdo a su Estado de Carga (SOC) o de descarga de corriente [Ameen et al., 2015].




Figura 2.6: Circuito equivalente batería de plomo-ácido

Del circuito de la figura 2.6 se obtienen la ecuación (2.14)

$$V_{bat} = E_b + R_i \cdot I_{bat} \quad (2.14)$$

dónde E_b es una fuente de voltaje que está en función de la carga actual SOC(t); R_i es la principal variable del sistema dinámico que está en función de la carga actual SOC(t), la corriente de la batería, I_{bat} y la temperatura de trabajo, T . Este modelo caracteriza baterías compuestas por celdas de voltaje nominal igual a 2 V. A partir de esto se distinguen 3 zonas de trabajo de las baterías: régimen de carga, sobrecarga y descarga. Estos 3 regimenes serán descritos basados en el modelo de Copetti y los valores utilizados serán los típicos utilizados para una batería de Plomo-acido extraídos de [Ameen et al., 2015].

2.3.4.1 Régimen de carga

Este régimen se da bajo las condiciones de que la corriente de la batería sea mayor a 0 ($I_{bat} > 0$) y el voltaje en terminales de la batería sea menor que el voltaje de gaseo ($V_{bat} > V_g$), que es un proceso dónde se forman burbujas de gas en el acumulador de plomo, con el fin de evitar autodescarga de las baterías y el delta de temperatura observado en la ecuación (2.15).

$$T = T - T_{ref} \quad (2.15)$$

De la ecuación (2.15) se tiene que T que es la temperatura de trabajo de la batería que dependerá del fabricante y T_{ref} es la temperatura de referencia, y de esta manera se encontraría el diferencial de temperatura T , mediante este valor y la corriente instantánea se puede encontrar la carga instantánea $Q(t)$ representado en Ampere-hora $[A - h]$ como se observa en la ecuación (2.16).

$$Q(t) = I(t)\Delta T \quad (2.16)$$

Dónde $I(t)$ es la corriente instantánea, que dependerá de la potencia y voltaje instantáneo de la batería.

$$I(t) = \frac{P_{bat}(t)}{V_{bat}(t)} \quad (2.17)$$

Además se tiene que encontrar la corriente nominal a través de la ecuación (2.18) :

$$I_n = \frac{C_n}{t_n} \quad (2.18)$$

De la anterior ecuación se tiene que C_n es la capacidad de almacenamiento nominal $[A-h]$ y t_n es el régimen nominal de carga y descarga de la batería $[h]$. Con estos valores ya se puede encontrar la capacidad instantánea de la batería con ecuación (2.19).

$$C(t) = \frac{1.67C_n}{1 + 0.67 \left(\frac{I(t)}{I_n} \right)^{0.9}} \cdot (1 + 0.005T) \quad (2.19)$$

Conocidas la capacidad de almacenamiento y la carga instantánea se puede calcular el estado de carga en la ecuación (2.20)

$$SOC(t) = SOC_1 + \frac{Q(t) * \eta_c(t)}{C(t)} \quad (2.20)$$

De la ecuación (2.20) $SOC(t)$ representa el estado actual de la carga y SOC_1 el estado anterior de la carga, y $\eta_c(t)$ es la eficiencia de la carga y su comportamiento se observa en la ecuación (2.21) dónde se observa como está condicionada, estos valores son expresiones porcentuales.

$$c(t) = \begin{cases} 1 & \text{si } I(t) \leq 0 \\ 1 - e^{\frac{20.73}{(I(t)/I_n)+0.55}(SOC(t)-1)} & \text{si } I(t) > 0 \end{cases} \quad (2.21)$$

Y finalmente con estos valores se puede encontrar el voltaje en los terminales de la batería representado en la ecuación (2.22):

$$V_{bat}(t) = (2+0.16SOC(t)) + \frac{I(t)}{C_n} \left(\frac{6}{1 + I(t)^{(0.86)}} + \frac{0.48}{1 - SOC(t)^{(1.2)}} + 0.036 \right) (1-0.025\Delta T) \quad (2.22)$$

2.3.4.2 Régimen de sobrecarga

Ocurre cuando el voltaje en las baterías alcanza el voltaje de gaseo ($V_{bat} = V_g$) y empiezan a ocurrir una serie de fenómenos internos que cambian el comportamiento de la carga de la batería, en la ecuación (2.23) se observa el voltaje de la batería en sobrecarga, dónde el voltaje máximo de saturación para cada celda de la batería es igual a V_{ec} .

$$V_{bat}(t) = V_g + (V_{ec} - V_g) \left(1 - e^{\frac{t_g - t}{\tau(t)}} \right) \quad (2.23)$$

Dónde V_{ec} es la tensión de fin de carga, t_g el tiempo en el que se alcanza la tensión de gaseo y $\tau(t)$ es una constante de tiempo para sobrecarga y viene dada por la ecuación (2.24)

$$\tau(t) = \frac{17.3}{(1 + 852) \cdot \left(\frac{I(t)}{C_n} \right)^{1.67}} \quad (2.24)$$

$$V_g(t) = (2.24 + 1.97 \ln(1 + \frac{I(t)}{C_n})) (1 - 0.002\Delta T) \quad (2.25)$$

$$V_{ec}(t) = (2.45 + 2.011 \ln(1 + \frac{I(t)}{C_n}))(1 - 0.002\Delta T) \quad (2.26)$$

2.3.4.3 Régimen de descarga

Ocurre cuando la corriente de la batería es menor que cero ($I_{bat} < 0$) lo que significa que las celdas están entregando energía y el estado de carga disminuye paulatinamente en función de la corriente de descarga cómo se describe en la ecuación (2.27)

$$V_{bat}(t) = (2.085 - 0.12(1 - SOC(t))) + \frac{|I(t)|}{C_n} \left(\frac{4}{1 + |I(t)|^{(1.3)}} + \frac{0.27}{1 - SOC(t)^{(1.5)}} + 0.02 \right) (1 - 0.007\Delta T) \quad (2.27)$$

En la implementación del modelo, el principal limitante son las potencias en valores no enteros ya que estos valores son difíciles de implementar sobre una FPGA, dado que no hay un bloque lo permita realizar directamente, entonces por esto se realiza esta operación mediante relaciones matemáticas más fáciles de manejar, cómo es el caso de la exponencial y el logaritmo natural, por tanto se plantea la ecuación (2.28) que facilitará la implementación del modelo.

$$X^Y = e^{Y * \ln X} \quad (2.28)$$

La ecuación (2.28) es más sencilla de implementar, puesto que el cálculo y la implementación se facilitan al tener el valor de Y en una multiplicación en lugar de una potencia. Respecto al logaritmo natural es importante hacer uso de un Look Up Table (LUT) que permita hacer tabulaciones de los valores que puede obtener un logaritmo natural y finalmente la exponencial es un bloque que ya fue generado con anterioridad que se reutiliza para esta implementación.

2.3.5 Modelo del regulador

El regulador de la batería protege daños internos en las baterías, para valores muy bajos de SOC evitando descargas profundas o valores de sobrecarga, ante estos cambios bruscos permitirá conectar o desconectar cargas o el panel solar. Este sistema se trabaja con dos relés, que en el caso de la implementación se representa mediante comparadores. Se plantea estados de conexión y desconexión del regulador para la comunicación panel-regulador y carga-regulador[Guasch, 2003].

2.3.5.1 Panel-Regulador

Para la desconexión el relé se debe abrir cuando la batería entre en sobrecarga como se muestra en (2.29), entonces la condición establecida es que el voltaje de la batería debe ser mayor o igual al voltaje de sobrecarga; mientras que para la conexión, el relé se debe cerrar cuando la tensión haya superado el umbral que permite la descarga profunda, garantizando que esta descarga no suceda, esta relación se observa en (2.30).

$$V_{bat}(t) \geq V_{sobrecarga} \quad (2.29)$$

$$V_{bat}(t) \geq V_{descarga} \quad (2.30)$$

2.3.5.2 Carga-Regulador

Para la desconexión el relé se debe abrir mientras el voltaje de la batería no supere el umbral de tensión de la carga (2.31), entonces la condición establecida es que el voltaje de la batería debe ser menor o igual al voltaje umbral de la carga. Mientras que para la conexión, el relé se debe cerrar cuando la tensión haya superado el valor de seguridad permitido, esta relación se observa en (2.32).

$$V_{bat}(t) \leq V_{umbral} \quad (2.31)$$

$$V_{bat}(t) \geq V_{seguridad} \quad (2.32)$$

Para este sistema se debe tener certeza de los valores de comparación, puesto que se debe evitar las conexiones y desconexiones constantes, que pueden causar el deterioro de todos los dispositivos.

2.3.6 Modelo de la carga

Para la implementación del modelo de carga [Guasch, 2003], se plantea un modelo genérico basado en la ley de Ohm, que dependerá de la polarización V y que absorberá una corriente I y se definirá como el equivalente de todas las cargas y su modelado dependerá del perfil de consumo que se verá reflejado en el tiempo de las cargas del sistema. Dicho equivalente de cargas se denominará $Z(t)$ y se describe en la ecuación (2.33).

$$Z(t) = \frac{V(t)}{I(t)} \quad (2.33)$$

Este modelo viene condicionado con un coeficiente de temperatura que modificará el valor de la impedancia, por cuestiones de recursos computacionales, se trabajará con un valor de impedancia a condiciones nominales por lo tanto la impedancia sería igual a su perfil $Z(t) = Z_0(t)$.

3. Construcción del sistema emulado

En esta implementación se utilizó la plataforma Laboratory Virtual Instrument Engineering Workbench (LabVIEW), que permite la implementación de diferentes sistemas, desde un sumador hasta un modelo completo de planta, incluyendo sus controles integrados. Entre sus funcionalidades se encuentran pruebas, mediciones y control de diferentes sistemas. Si bien entre las funcionalidades más utilizadas no se encuentra la implementación de sistemas a nivel de hardware, se pueden realizar mediante el módulo LabVIEW FPGA, el cual realiza compilaciones a nivel de hardware a través de Xilinx Vivado para interactuar directamente con la síntesis y análisis de diseños de hardware utilizando el Interfaz gráfica de LabVIEW.

Es importante mencionar que para este proyecto se decidió utilizar LabVIEW puesto que al tener un enfoque de programación gráfica, puede ser más amigable dado que el enfoque de este proyecto es didáctico y no todos los usuarios tienen una gran cercanía con lenguajes de programación en líneas de códigos tradicionales. Además que es una plataforma adecuada para aplicaciones que involucran instrumentación, adquisición de datos y sistemas de control y su interfaz permite una fácil interacción con hardware y dispositivos externos, que le permitirá experimentar y comprender mejor los principios de electrónica, la instrumentación y control. Finalmente, se pensó en la flexibilidad y escalabilidad que la plataforma entrega para que el proyecto aquí presentado pueda ser ampliado e integrado con nuevos sistemas en el futuro.

Se decide utilizar simulink de Matlab como punto de referencia para los modelos implementados en este trabajo, dado que este software utiliza modelos para simulación basados en el Laboratorio Nacional de Energía Renovable de Estados Unidos (NREL) y Laboratorios Sandia Energy, que suministran modelos simulados de diferentes elementos del sistema, en el caso de este trabajo se compara el modelo simulado con el suministrado por estos laboratorios y se va más allá al implementarlo en hardware obteniendo un modelo emulado de cada sistema.

Es crucial tener en cuenta que la capacidad del hardware es limitada y que cada elemento de la interfaz ocupa una determinada cantidad de espacio en la FPGA. Por




Figura 3.1: Método de Implementación

lo tanto, el diseño debe priorizar cómo se definirán las diferentes funciones y qué bloques se pueden utilizar. El método de implementación se divide en cinco etapas, como se muestra en la figura 3.1. Primero, el sistema básico debe ser simulado en LabVIEW, ignorando las limitaciones del hardware FPGA. En segundo lugar, se deben caracterizar las variables de cada sistema y se las debe configurar en punto fijo. En tercer lugar, es necesario tabular las variables y asignar la configuración óptima. En cuarto lugar, el diseño optimizado debe programarse en FPGA utilizando las configuraciones asignadas y finalmente, debe seleccionarse la mejor opción de compilación en función de los requerimientos necesarios, en este caso, se prioriza el área de la FPGA.

3.1 Implementaciones

Los desarrollos y simulación de los modelos fueron realizados usando el software LabVIEW, dónde las variables están en representación punto fijo, para todas las implementaciones realizadas sobre la FPGA. Los ajustes de la configuración de cada variable se hacen en los campos “word length” e “integer word length”, como se muestra en la figura 3.2 , el primero determina el tamaño de la palabra (dependiendo si tiene signo o no) y la segunda determina el rango de la palabra desde un valor mínimo a un valor máximo, los rangos que tendrá la palabra se ven en range"que determinará el valor máximo, mínimo y el delta entre ese máximo y mínimo. En LabVIEW las variables pueden ser variables controladas, constantes o indicadores; las dos primeras son normalmente usadas como entradas de una operación aritmética y la última normalmente se usa en las salidas para visualizar el valor obtenido de esa operación aritmética.




Figura 3.2: Configuración del tipo de datos para la implementación realizada en labview

3.1.1 Implementación del modelo del panel fotovoltaico

La ecuación (2.3) es implementada en LabVIEW mediante los diferentes bloques que se encuentran en el software, las capturas de imagen del software no tienen la mejor resolución, por lo tanto, este sistema fue plasmado sobre la figura 3.3-a), que representa al sistema implementado realmente en LabVIEW, para este sistema se dejan todas las variables de entrada como variables controladas y solamente la variable I_{n+1} fue modificada como un indicador. En la figura 3.3-b) se describe el diagrama, dónde los triángulos corresponden a operaciones aritméticas, las variables con nombres son variables controladas y la salida del sistema es un indicador.

La figura 3.3 contiene un bloque exponencial que se observa en la figura 3.4, dado que este es un sistema más pequeño puede visualizarse cómo se realiza esta implementación sobre la LabVIEW, a diferencia del anterior bloque se observa que hay un acumulador identificado con el bloque $-1z^{-1}$ hace referencia a un valor absoluto, las flechas de las




Figura 3.3: Implementación del sistema fotovoltaico en labview. a)Diagrama de bloques de la función Newton-Raphson para el sistema fotovoltaico b) Descripción de los bloques encontrados en el diagrama

esquinas son "shift register". Este bloque es de vital importancia, puesto que no hay una implementación propia para ser integrada dentro de la FPGA, por lo tanto fue necesario construirla. Este bloque es importante dado que ante un valor de entrada pequeña se puede obtener un valor de salida muy grande. Utilizando el método descrito al inicio de esta sección, se procede a realizar los ajustes necesarios en este bloque con el objetivo de minimizar el consumo de recursos hardware al máximo posible..

El Sistema de la figura 3.3 se trata como una nueva instancia de hardware y se inserta




Figura 3.4: Bloque de la función Exponencial

como un pequeño bloque de hardware como se observa en la figura 3.5 y las variables controladas son convertidas en constantes y se introducen dentro de un “Case structure” de LabVIEW para obtener más versatilidad en el sistema, permitiendo agregar más diseños de paneles para pruebas. Para este diseño 2 paneles de 240 W (1Soltech 1STH-240-WH) y 330 W (Znshine PV-tech ZXM6-72-330-M) son configurados. Este sistema se encuentra dentro de un “while Loop”, facilitando la convergencia de los sistemas.




Figura 3.5: Diagrama de bloques reducido para el sistema fotovoltaico

Los valores de los modelos usados son obtenidos del NREL System Advisor Model [(NREL), 2022], los cuales son usados en Simulink para un “PV Array”. Los valores de estas entradas están resumidos en la Tabla 3.1.

Usando la ecuación (2.2) se hacen los ajustes apropiados, dejando la temperatura constante y variando la irradiancia en valores de 200, 400, 600, 800 y $1000 \frac{W}{m^2}$. El comportamiento del panel es comparado con las gráficas arrojadas por Simulink, las figuras 3.6 y 3.7 muestran la relación de Corriente x Voltaje para el panel de 240W y

Tabla 3.1: Valores de entrada para la simulación de los paneles de 240W y 330W bajo condiciones nominales ($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$) [(NREL), 2022]

Variable	PV(240W)	PV(330W)
$I_0[A]$	$4.124 * 10^{-10}$	$7.089 * 10^{-11}$
$I_{(pv,n)}[A]$	8.181	8.83
$R_p[\Omega]$	337.822	342.515
$R_s[\Omega]$	0.354	0.354
$I_{max}[A]$	8.07	8.65
$V_{max}[V]$	29.7	38.15
N_s	60	60
a	1.3	1.3

330W respectivamente; mientras las figuras 3.8 y 3.9, muestran la relación de Potencia x Voltaje para los paneles de 240W y 330W respectivamente. Para las figuras 3.6, 3.8, 3.7 y 3.9 las líneas amarillas corresponden a la implementación en simulink y las azules en Labview.




Figura 3.6: Curvas de Corriente x Voltaje a temperatura constante – Panel 240 W




Figura 3.7: Curvas de Corriente x Voltaje a temperatura constante – Panel 330 W




Figura 3.8: Curvas de Potencia x Voltaje a temperatura constante – Panel 240 W

Finalmente el diseño es compilado en el módulo de LabVIEW FPGA, los resultados junto a las de las demás implementaciones se resumen en la sección 4.




Figura 3.9: Curvas de Potencia x Voltaje a temperatura constante – Panel 330 W

3.1.2 Implementación del modelo del convertidor Boost

3.1.2.1 Solución con métodos numéricos

La ecuación mostrada en (2.12) no puede ser solucionada directamente, para este caso se debe utilizar un método numérico, se decide utilizar al método de Euler para casos generales [Butcher, 2008] que es el que se presenta en la ecuación (3.1).

$$X_{n+1} = X_n + h\dot{X}_n \quad (3.1)$$

Donde h es el tiempo de paso del método y $\dot{X}_n$ es la derivada de X_n .

En [Estrada et al., 2020] hay un análisis similar para este sistema de ecuaciones para un convertidor Buck; mientras en este trabajo se presenta una solución para el sistema Boost

El sistema mostrado en la ecuación (2.12) debe ser llevado a la forma mostrada en

(3.2) para ser solucionado por el método mostrado en (3.1).

$$\begin{bmatrix} \dot{X}_n \end{bmatrix} = \begin{bmatrix} K \end{bmatrix}^{-1} \begin{bmatrix} A \end{bmatrix} \begin{bmatrix} X_n \end{bmatrix} + \begin{bmatrix} B \end{bmatrix} \begin{bmatrix} \mu \end{bmatrix} \quad (3.2)$$

A partir de la ecuación (3.2) se obtienen las igualdades mostradas de (3.3)

$$\begin{aligned} \begin{bmatrix} K \end{bmatrix} &= \begin{bmatrix} L & 0 \\ 0 & C \end{bmatrix} \\ \begin{bmatrix} \dot{X}_n \end{bmatrix} &= \frac{d}{dt} \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} \\ \begin{bmatrix} A \end{bmatrix} &= \begin{bmatrix} -D'(R||ESR) & -D' \frac{R}{R+ESR} \\ D' \frac{R}{R+ESR} & -\frac{1}{R+ESR} \end{bmatrix} \\ \begin{bmatrix} X_n \end{bmatrix} &= \begin{bmatrix} \hat{i}_L(t) \\ \hat{v}_c(t) \end{bmatrix} \\ \begin{bmatrix} B \end{bmatrix} &= \begin{bmatrix} 1 & 0 & I_L(R||ESR) + V_C \frac{R}{R+ESR} \\ 0 & 1 & -I_L \frac{R}{R+ESR} \end{bmatrix} \\ \begin{bmatrix} \mu \end{bmatrix} &= \begin{bmatrix} \hat{v}_g(t) \\ \hat{i}_0(t) \\ \hat{d}(t) \end{bmatrix} \end{aligned} \quad (3.3)$$

Después de realizar las implementaciones del panel y el convertidor, se comparan las curvas entregadas por LabVIEW y Simulink y el error de las curvas es encontrado usando la ecuación (3.4).

$$Error = \left| \frac{\int_0^t P_{simulink} dt - \int_0^t P_{labview} dt}{\int_0^t P_{simulink} dt} \right| * 100 \quad (3.4)$$

En la ecuación (3.4) $\int_0^t P_{simulink} dt$ es la potencia entregada por Simulink, mientras $\int_0^t P_{labview} dt$ es la potencia entregada por LabVIEW.

En la implementación del convertidor Boost, se usó la metodología utilizada en [Estrada et al., 2020] para un convertidor Buck; el diagrama de bloques de esta implementación es mostrada en la figura 3.10, dónde la ecuación (3.2) es implementada con las igualdades expresadas en las ecuaciones (3.3); para este sistema las variables de entrada son constantes, excepto I_O y V_S que son variables controladas y las variables de salida son indicadores.




Figura 3.10: Diagrama de bloques del método de Euler para el convertidor Boost

Siguiendo la metodología usada con el sistema FV, se decide compactar el sistema de la figura 3.10 dentro de un solo bloque como se observa en la figura 3.11, las variables controladas son convertidas en constantes. El Pulse Width Modulation (PWM) se configura con un ciclo de trabajo del 50 % y la frecuencia es de $5kHz$, estos valores se toman porque permiten una buena regulación de voltaje, dado que el tiempo que el interruptor está encendido y apagado es igual, y se tienen menos pérdidas en la conmutación que si se aumenta este valor de frecuencia, de esta manera mantiene una buena eficiencia en el sistema

Los valores de referencia se extraen de implementaciones encontradas en la literatura para este tipo de simulación [Kazimierczuk, 2008] [Vacheva et al., 2018] [Valderrama et al., 2013] y los datos son mostrados en la Tabla 3.2

Además de los datos de entrada en la tabla 3.2, los valores de entrada de I_L e I_C son iguales a 0.




Figura 3.11: Diagrama de bloques del convertidor Boost – Simplificado

Tabla 3.2: Valores de entrada para la simulación del convertidor Boost

Variable	Value
$V_S[V]$	24
$I_O[A]$	16
$R[\Omega]$	3
$h[\mu s]$	9
$L[\mu H]$	250
$C[\mu F]$	100
$ESR[\Omega]$	0.01

Las figuras 3.12, 3.13 y 3.14 muestran las simulaciones del convertidor Boost para voltaje, corriente y potencia, respectivamente; la línea amarilla corresponde a los valores de entrada obtenidos en LabVIEW, la línea azul los valores de entrada obtenidos en simulink, la línea naranja corresponde a los datos de salida de LabVIEW y la línea verde los valores de salida de simulink.




Figura 3.12: Voltajes de entrada y salida del convertidor Boost




Figura 3.13: Corrientes de entrada y salida del convertidor Boost

3.1.3 Implementación panel-convertidor

Después de probar el sistema de panel solar y el convertidor de manera independiente se procede a unificarlos mediante los voltajes y las corrientes del panel que se conectarán al convertidor. Para la entrada del sistema se contempla una curva de irradiancia que involucre los diferentes niveles de irradiancia que normalmente es usada para observar las transiciones de estados de un panel cuando su irradiancia aumenta y disminuye, esta curva se la puede observar en la figura C.1 y es importada desde Excel y va de $0 \frac{W}{m^2}$ llegando hasta $1000 \frac{W}{m^2}$ y regresa nuevamente a $0 \frac{W}{m^2}$, esta curva es utilizada en los 2 paneles implementados anteriormente. Para la implementación de este sistema se




Figura 3.14: Potencias de entrada y salida del convertidor Boost

utilizaron los datos presentados en la tabla 3.3

Tabla 3.3: Valores de entrada utilizadas en el convertidor para los paneles de 240W y 330W

Variable	Valores P240W	Valores P330W
$R[\Omega]$	25	10
$h[\mu s]$	5	5
$L[mH]$	20	20
$T_m[ms]$	90	90
$C[\mu F]$	4	4
$ESR[\Omega]$	0.001	0.001

Después de realizar pruebas individuales en el panel solar y en el convertidor, estos sistemas se unen como muestra en la figura 3.15, en el lado izquierdo de la figura se encuentran los paneles para dos niveles de potencia y en la parte derecha se encuentra un convertidor Boost, para reducir el espacio utilizado por el sistema se convierten las variables controladas en constantes y el PWM se configura con un ciclo de trabajo del 50% y una frecuencia de 5 KHz, que son los valores típicos usados para verificar su correcto funcionamiento.

sistema con un control P&O modificado, donde se observa que se reducen las oscilaciones acercándose a los valores nominales del comportamiento del panel ante diferentes valores de irradiancia desde $0 \frac{W}{m^2}$ llegando hasta $1000 \frac{W}{m^2}$ y regresa nuevamente a $0 \frac{W}{m^2}$, se destaca la rapidez con que reacciona el circuito ante los cambios en la irradiancia, haciendo un buen seguimiento de potencia, que era lo que se esperaba en esta implementación.

3.1.5 Implementación del sistema de baterías

En la implementación de los sistemas basados en baterías se debe tener en cuenta que las baterías tienen un SOC donde su rendimiento es bueno y esto ocurre entre el 30 % y el 70 %. En la implementación de este modelo es importante tener en cuenta las recomendaciones realizadas en el planteamiento del modelo respecto a la dificultad que puede llegarse a presentar al trabajar con potencias de valores no enteros, por lo que se utiliza la ecuación (2.28).

La implementación se puede observar en el Apéndice D.1, donde se integran los 3 estados: carga, sobrecarga y descarga.

Para este sistema se usaron los valores de la batería Trojan T105 del fabricante Trojan Battery Company [Company, 2019], que es una batería de plomo-acido de ciclo profundo, que se utiliza en aplicaciones solares, diseñada para soportar descargas profundas y frecuentes en sistemas intermitentes como el solar y eólico. Los valores suministrados por el fabricante se encuentran almacenados en la tabla 3.4

Tabla 3.4: Especificaciones fabricante Batería Trojan T-105

Característica	Especificación
Voltaje Nominal [V]	6
Capacidad en C/10[Ah]	207
Capacidad en C/20[Ah]	225
Peso[lbs]	62
Recubrimiento	Polipropileno
Rango de temperatura de operación[°F]	-4-113

Por las limitaciones de la FPGA se implementa el sistema sólo para un régimen de descarga de 20 horas con una corriente de 55 A y su capacidad de $C/20 = 225Ah$. Esto debido a la referencia entregada por el fabricante, dado que para otros regímenes

no se encontró disponible y era necesario encontrar un punto de comparación para la implementación desarrollada. En la figura 3.19 se muestra la gráfica obtenida al ingresar los valores del fabricante en el modelo en contraste con la suministrada por el fabricante, se puede observar que las dos curvas tienen valores muy cercanos. Aquí es importante aclarar que el fabricante suministra muy pocos valores, básicamente los mostrados en la tabla 3.4, los demás valores son estándar del modelo de Copetti, que van a diferir de los valores propios del fabricante.

En las figuras 3.20 y 3.21 se puede observar el voltaje de descarga y carga respecto al tiempo, dado que el fabricante no suministra estas curvas para el caso de la curva de descarga se tiene como referencia la información suministrada del estado de carga mostrado en la figura 3.19, en ella se ve un comportamiento similar al entregado por el fabricante.

3.1.6 Implementación del sistema distribuido

Se construye un sistema aislado sin conexión a AC, por lo que no es necesario conectar un Inversor, el sistema para su funcionamiento aislado necesitará un panel, un convertidor, un regulador, un sistema de baterías y la carga que se desea alimentar como se ve planteado en la figura 3.22. Se deben tener en cuenta las caídas de tensión en las diferentes fases de conexión del sistema, en este documento se decidió utilizar las recomendaciones proporcionadas por la Norma Técnica Colombiana (NTC) 2050 acerca de las caídas de tensión especificadas en la capacidad nominal de los circuitos ramales(210.19) [Colombiana, 2019], con valores de caídas menores de 3 %. Las caídas en esta implementación son del 3 % del panel hasta el convertidor y control, 1 % hacia la batería y 1 % a la carga.

Y en la figura 3.23 se muestra la implementación de este sistema, donde se ajustarán los valores adecuados para el caso de estudio previsto.




Figura 3.16: Curvas comparativas de voltaje, corriente y potencia para un panel de 240 W: a) Voltaje. b) Corriente. C) Potencia




Figura 3.17: Curvas comparativas de voltaje, corriente y potencia para un panel de 330 W: a) Voltaje. b) Corriente. C) Potencia




Figura 3.18: Diagrama de bloques del sistema de adquisición de la señal de irradiancia y la implementación sobre la FPGA




Figura 3.19: Relación entre los datos de voltaje de descarga encontrada en la implementación y la suministrada por el fabricante




Figura 3.20: Curva de carga de batería




Figura 3.21: Curva de descarga de batería




Figura 3.22: Esquema sistema de distribución




Figura 3.23: Diagrama consolidado con todo el sistema propuesto

4. Discusión y resultados

La implementación se llevó a cabo en un Sistema Virtex 5 [Corporation, 2009] que cuenta con 4800 Slices, 19200 slice registers, 19200 slice LUTs, 32 bloques de memoria RAM, 32 DSP48s y un reloj MiteClk de 33 MHz y propio de la tarjeta de 40 MHz. El equipo de Computo utilizado fue un Dell Precision T3600, con un procesador Intel Xeon CPU E5-1620 con una RAM de 16 GB.

La selección de los sistemas previamente mencionados fue una decisión respaldada por múltiples factores, con un enfoque en la disponibilidad y el bajo costo. Inicialmente, se evaluaron varias alternativas tecnológicas para llevar a cabo el estudio, pero la disponibilidad inmediata de los sistemas en cuestión jugó un papel crucial en la elección. Además de la disponibilidad, también se realizó un análisis detallado de los costos y beneficios asociados con cada sistema. Se consideraron los costos iniciales, como licencias y hardware necesario, así como los costos operativos a lo largo del proyecto. Al mismo tiempo, se evaluaron los beneficios potenciales que cada sistema podía aportar al estudio, como la capacidad de manejar datos complejos, generar resultados precisos y ofrecer herramientas de análisis avanzadas.

4.1 Resultados panel fotovoltaico

La Tabla 4.1 muestra las variables de salida del Sistema mostrado en la figura 3.5.

Tabla 4.1: Valores de salida para las simulación de los paneles de 240W y 330W bajo condiciones nominales($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$)

Variable	Valor PV(240W)	Valor PV(330W)
$I[A]$	8.076	8.647
$V[V]$	29.699	38.148
$P[W]$	239.849	329.878

Para buscar el error relativo producido por la simulación, se usa el valor de referencia del “PV Array” de Simulink. Se observa que aunque se usa un pequeño valor de la configuración de “Data Type”, para minimizar los recursos dentro de la FPGA, los valores obtenidos son muy cercanos al de este simulador experimentado, es importante

mostrar que el error relativo de las variables es menor que 0.1 %. Usando la ecuación (3.4), el error relativo es encontrado para diferentes niveles de irradiancia a temperatura constante para cada panel, estos errores estan resumidos en la tabla 4.2.

Tabla 4.2: Error relativo en curvas de potencia con diferentes niveles de Irradiancia

Irradiancia	PxV 240W	PxV 330W
$200 \frac{W}{m^2} [\%]$	5.388	15.968
$400 \frac{W}{m^2} [\%]$	0.685	4.290
$600 \frac{W}{m^2} [\%]$	0.606	1.624
$800 \frac{W}{m^2} [\%]$	0.843	0.339
$1000 \frac{W}{m^2} [\%]$	1.681	1.613

La tabla 4.2 muestra un error relativo de cada curva de potencia, se observa que para valores bajos de irradiancia el error es mayor y cuando la irradiancia incrementa el error disminuye, salvo para $1000 \frac{W}{m^2}$, dónde el error aumenta un poco en comparación de los valores de $600 \frac{W}{m^2}$ y $800 \frac{W}{m^2}$. También se observa que para valores de irradiancia mayores a $600 \frac{W}{m^2}$ el error es menor al 2 %. Este efecto está directamente relacionado a la precisión del modelo del diodo simple que se propone al inicio de la metodología. El modelo tiene limitaciones, una de ellas es la implementación con bajos niveles de irradiancia donde la precisión del modelo se reduce. Además, desde las figuras 3.6 a la 3.9 se puede observar que cuando las curvas alcanzan valores altos, el error aumenta, esto dado que la curva se satura y cuando la potencia comienza a caer su comportamiento es influenciado por la corriente de saturación, en estos dos casos es porque los bloques necesitan una configuración con un alto nivel de precisión, que en términos de la FPGA demandaría mayores recursos de hardware. Los valores de los modelos afectan directamente a la respuesta en las curvas de potencia o corriente vs voltaje. La corriente de saturación es una de los valores de mayor sensibilidad, puestos que variaciones en este parametro modifica la respuesta en diferentes zonas de la curva. Luego de este proceso de compilación, los resultados se verificaron y compararon con las variables simuladas previamente analizadas, obteniendo datos con el mismo valor para cada simulación, esto debido a la elección de la configuración de tipo de datos adecuada.

4.2 Resultados del convertidor Boost

Los resultados obtenidos de esta implementación se observan en la tabla 4.3, dadas las condiciones especificadas por el PWM, se puede observar que los valores de las señales cuando toman un valor estable, cumplen con los estándares requeridos para un tipo de convertidor de este tipo, ya que se duplica la señal de voltaje, la corriente se reduce a la mitad y la potencia es casi igual, se reduce un poco por las pérdidas asociadas de los elementos del sistema, satisfaciendo las expectativas de la implementación

Tabla 4.3: Resumen de los valores promedios de las entradas y salidas del convertidor Boost

Variable	Entrada	Salida
Voltaje[V]	24.032	47.856
Corriente[A]	32	15.952
Potencia[W]	769.0304	765.146

Usando la ecuación (3.4), se encuentra el error entre las curvas del convertidor mostradas en la figura 3.14, obtenidas desde Simulink y LabVIEW, se observa que para las entradas hay un error de 0.622 %, mientras para las salidas hay un error de 0.819 %, esto entrega un buen balance de la implementación realizada en LabVIEW con errores menores al 1 %.

4.3 Resultados del panel-convertidor con control y sin control

En los dos paneles se observan comportamientos similares, los voltajes sin control tienen una oscilación mayor cuando los valores de irradiancia son bajos, cuando se alcanzan valores cercanos al nominal el sistema tiene un buen comportamiento, algo similar ocurre con las gráficas de corriente y potencia, este control presenta un buen seguimiento de la señal de referencia permitiendo que los valores sean cercanos a los esperados por cada valor de irradiancia. Para el funcionamiento de los controles de cada curva se utiliza la ecuación (2.13), a través de las integrales para las dos curvas se encuentra el desempeño, en la tabla 4.4 se encuentran los datos encontrados para esta simulación.

En la tabla 4.4 se observa que el desempeño de la curva mejora con el control, para

Tabla 4.4: Resumen de los desempeños de los sistemas con control y sin control

Variable	Sistema 240W	Sistema 330W
$P_{P\&O}[W - s]$	12.2297	16.8279
$P_{Converter}[W - s]$	12.2032	16.7142
$\eta[\%]$	2.1650	6.8035

el caso del Sistema de 240W por un 2.165 % y para el Sistema de 330W por un 6.80 %, que para grandes bloques de generación son valores significativos que darían valor a la implementación.

4.4 Resultados de la implementación de la batería

Usando la ecuación (3.4) se encuentra el error de la figura 3.19 dónde se muestran los datos obtenidos de la implementación y del fabricante obteniendo un valor de 0.88 %. Por el lado de la curva de carga, hay un valor de referencia de voltaje máximo de carga suministrado por el fabricante con un valor de 7,41 V que al compararlo con el máximo encontrado en la implementación se obtiene un error de 3,91 %, que se considera un valor aceptable dado que no se conocen todos los parámetros internos de la batería que pueden incidir en estas mediciones.

4.5 Resultados del área ocupada en la FPGA en todas las implementaciones realizadas

La tabla 4.5 resume el área usada en la FPGA por las diferentes implementaciones realizadas. La implementación individual de los paneles y el convertidor consumen altos recursos hardware en las diferentes pruebas que se realizaron con variables controladas e indicadores. Además se utilizan valores de longitud de palabra lo suficientemente grandes en la configuración del tipo de datos para obtener alta confiabilidad en los resultados, luego de realizar este proceso y observar el comportamiento de las variables, se unen el panel y el convertidor y posteriormente el control para reducir el peso de la implementación, dado que al hacerlo las variables de salida de un sistema se convierten en entradas de otro, optimizando el sistema. Posteriormente, las variables controladas son convertidas en constantes y las longitudes de palabra reducidos hasta valores que permitan buena sensibilidad en las pruebas y de esta manera se obtiene un sistema

conjunto con pocos recursos dentro de la FPGA, por ejemplo en el caso del panel fotovoltaico teniendo inicialmente valores cercanos al 99 % del recurso disponible para pasar al 40.8%(revisar artículo anexo). Otro punto importante es que el compilador utilizado por LabVIEW realiza una optimización en la distribución de recursos en la FPGA, ya que el software permite optimizar alrededor del espacio FPGA o tiempo de simulación cómo se puede observar en la tabla 4.7, dónde se muestran las diferentes estrategias de compilación.

Tabla 4.5: Resumen de los desempeños de los sistemas

Variable	Panel FV	Convertidor Boost	Panel+Convertidor	Panel + Convertidor+Control	Sistema completo
Total Slices [%]	40.8	41.6	54.9	55.8	95.7
Slice Registers [%]	18.7	16.6	20.8	22.2	38.1
Slice LUTs [%]	31.2	31.3	42.5	43.5	73.8
Block RAMs [%]	0	0	0	0	0
DSP48s [%]	87.5	100	81.2	81.2	87.5
Max MiteClk [MHz]	105.16	96.74	110.10	107.38	108.3
Max Onboard Clock [MHz]	40.25	46.54	42.01	42.12	43.9

En la tabla 4.5, se nota que los resultados finales para el Sistema sin incluir regulador, carga y baterías usan aproximadamente la mitad de espacio de la tarjeta, lo cual es destacable dado la complejidad de los modelos y los algoritmos implementados y cuando se incluye la batería se nota que se usa casi todo el área disponible de la FPGA, dado la complejidad de los modelos de este sistema. Este sistema puede ser escalable si se tiene una FPGA que mejore las prestaciones actuales

4.6 Caso de Estudio

En la propuesta se planteó implementar la red de "*ElNaranjo*" ubicada en el municipio de Mosquera en el Departamento de Nariño, pero no fue posible debido a los siguientes inconvenientes:

- El dimensionamiento de este sistema que es bastante grande en comparación con la capacidad de la FPGA.
- Conexiones en AC, que implicaría una mayor capacidad de cómputo para el sistema planteado y sincronizar el inversor para el sistema.
- La cantidad de cargas y diversidad de cargas de la zona.
- Más sistemas de generación como biomasa y eólico.

Para abordar estos problema se decidió utilizar los valores de irradiancia de esta zona que se obtienen desde los datos meteorológicos de la Administración Nacional de Aeronáutica y el espacio (NASA) [NASA,], los paneles proyectados en el estudio de la microrred de esta zona y cargas conectadas en DC. A pesar que se realizó un sistema eólico, no fue posible integrarlo con este sistema.

Los valores utilizados para el panel del caso de estudio son los utilizados en la tabla 4.6 correspondientes al panel de 310W UP-M310P de Upsolar

De la tabla 4.6 los valores I_{max} , V_{max} , N_s y a se obtuvieron de la tabla del fabricante, mientras $I_{(pv,n)}$ y I_0 fueron aproximados con diseños de paneles con

Tabla 4.6: Valores de entrada para los paneles de 310W de la red el Naranjo bajo condiciones nominales ($T_n = 25^\circ C$, $G_n = 1000 \frac{W}{m^2}$)

Variable	UP-M310P
$I_0[A]$	$7.089 * 10^{-11}$
$I_{(pv,n)}[A]$	8.74
$R_p[\Omega]$	340.22
$R_s[\Omega]$	0.35
$I_{max}[A]$	8.54
$V_{max}[V]$	36.3
N_s	72
a	1.5

similares características y los valores de R_p y R_s fueron calculados con el diseño propuesto en este trabajo.

Con este panel y las curvas de irradiancia en la figura 4.1 se muestra la energía que se pudo obtener al conectar 2 paneles durante el mes de noviembre de 2021, que sería el equivalente a la energía entregada a una unidad de vivienda.

kWh generada por 2 paneles en Noviembre de 2021




Figura 4.1: Generación de 2 paneles en Noviembre de 2021

Para el caso del convertidor se usan los mismo valores modelados para el panel de $330W$, mostrado en las implementaciones y la alimentación de estos circuitos se utilizaría solamente para iluminación presupuestando 5 cargas de $100W$.

Para la adquisición de los valores de irradiancia se recurre a una implementación cómo la utilizada en 3.18 dónde se puede obtener los valores de cualquier variable del circuito que se quiera medir.

Para la adquisición de la curva de carga se utilizan unas proyecciones basadas en datos utilizados en [Velasquez, 2015] y [Universidad de Nariño, 2015] para una vivienda en El Naranjo con menos de 4 habitaciones con un consumo mensual de $86,28kW - h$, en la figura 4.2 se puede observar cómo se proyecta una curva de carga diaria para este territorio.



Figura 4.2: Carga típica diaria de una vivienda en el Naranjo

Con todo el sistema conectado es importante tener en cuenta que si el régimen de la batería es C/20 con una tasa de carga constante se utilizaría una tasa de $11.25Ah$. Además se tienen en cuenta el rendimiento y las caídas mencionadas anteriormente dónde incide el regulador, al compilar el circuito se obtiene el sistema mostrado en la figura 4.3

En la figura 4.3 se puede observar que con la generación planteada y con el




Figura 4.3: Energía generada por el sistema fotovoltaico y almacenada en batería

almacenamiento de las baterías se puede solventar la capacidad energética de esta vivienda en esta zona del país, siendo el sistema totalmente independiente de una red interconectada. Muchos de los planteamientos para la concepción de esta red fueron ideales, pero son adaptables a los respectivos ajustes de los modelos.

A pesar de no lograr la implementación de un sistema robusto como el que se pretendía en el planteamiento de la propuesta, se obtiene un sistema funcional, donde se logra realizar estudios del comportamiento de una pequeña red de distribución, mediante la caracterización de la irradiancia de esta zona. El sistema se fue modularizando hasta obtener el sistema final, pero es importante mencionar que el sistema puede seguirse modularizando y añadiéndole complejidad a los modelos, esto siempre y cuando se cuente con un hardware con mejores prestaciones.

4.7 Comparación con otros estudios

Es difícil establecer una comparación confiable entre el recurso hardware utilizado en las FPGA y sus respectivos modelos, ya que las simulaciones dependen de la configuración de cada dispositivo y de los factores que se priorizan en cada

compilador. Por ejemplo, en LabVIEW hay 5 estrategias de diseño para su compilación como se observa en la tabla 4.7 cada opción devuelve valores diferentes. Además de la extrapolación de los modelos y la forma de implementarlos, los resultados también modifican el espacio ocupado dentro de la FPGA, se logró un análisis sobre estas estrategias en el panel implementado en esta tesis, que dio como resultado el artículo "Photovoltaic solar panel implementation on a multifunction reconfigurable device using Labview" que se anexa con este documento.

En la tabla 4.7 se muestra cuatro de las 5 estrategias puesto que la última es una estrategia personalizada donde se puede escoger la opción que uno desee optimizar. Cuando se habla de el objetivo de la síntesis se refiere a si se priorizará la velocidad o el área de la FPGA, en el esfuerzo de la síntesis puede ser alto o normal y cuando se habla de esfuerzo del mapeo y del enrutamiento puede ser alto o estándar.

En la literatura la mayoría de los artículos se enfocan en los resultados obtenidos usando una FPGA, pero son pocos los que abordan su desempeño en cuanto al espacio utilizado en la FPGA para las diferentes aplicaciones, aquí se compara las simulaciones realizadas con estudios que se enfocaron en este tema.

En la tabla 4.8 hay una compilación de diferentes estudios donde se usaron FPGA. Se enumeran la cita del estudio, una descripción de la FPGA utilizada, el número de LUT y registros que contiene y los utilizados.

Entre los artículos que se muestran en la tabla 4.8, en [Çelikel and Gundogdu, 2021] se muestra un estudio realizado para un sistema de paneles de 10 kW con paneles Trina TSM -250PA05.08 que son arreglos de 250W para MATLAB/Simulink e implementados en una FPGA DE2-115 Altera Cyclone IV EP4CE115F29, en este estudio los modelos de control P&O e INC se implementan de forma independiente. En [Tornez-Xavier et al., 2013] se propone un sistema de panel de 5W que utiliza redes neuronales en MATLAB para optimizar los pesos y desviaciones para mejorar el modelado de la respuesta de un panel solar, este sistema se implementa en una FPGA Spartan 6 XC6SL45 con VHDL y los XILINS ISE. Y en [Morales-Caporal et al., 2018] se propone un sistema que soluciona las desventajas de P&O e INC, que es control predictivo de modelos (MPC) y se encarga de compensar las no linealidades asociadas a los convertidores electrónicos de potencia, ofrece una respuesta dinámica rápida, con un alto margen de

Tabla 4.7: Estrategías de diseño para compilación sobre FPGA en Labview

Estrategía de diseño	Objetivo de la síntesis	Esfuerzo de la Síntesis	Esfuerzo del mapeo	Esfuerzo del enrutamiento
Balanceado	Velocidad	Normal	Alto	Estandar
Mínimo tiempo de compilación	Velocidad	Normal	Estandar	Estandar
Rendimiento del tiempo	Velocidad	Alto	Alto	Alto
Area	Area	Normal	Estandar	Alto

Tabla 4.8: Espacio usado por la FPGA en diferentes implementaciones

Artículo	Descripción	FPGA	Espacio LUT	LUT usado	Espacio Registros	Registros usados
[Çelikel and Gundogdu, 2021] [Çelikel and Gundogdu, 2021] [Morales-Caporal et al., 2018]	MPPT P&O	EP4CE115F29C7	114.480	456	114.480	195
	MPPT INC			5125		195
	MPPT MPC			40.339		7.246
[Tornez-Xavier et al., 2013]	NN Optimization	XC6SL34	27.288	977	54.576	2.857
Implementación propia	Panel Converter	Virtex 5 LX30	19.200	5.990	19.200	3.590
	Panel+Convertidor			6.010		3.187
	Panel+conv.+P&O			8.160		3.994
				8.352		4.262

estabilidad, que le permite operar en condiciones ambientales dinámicas. Este sistema produce un máximo teórico de 880 W y se desarrolló utilizando MATLAB Simulink en una FPGA Altera Cyclone IV EP4CE115F29E DE2-115 y los últimos 4 sistemas son sistemas realizados en esta tesis. En la tabla 4.8 se puede observar que la FPGA utilizada en la implementación propia contiene menos recursos en comparación con otras que tienen gran espacio, consiguiendo además de la implementación del control P&O, un panel FV y un convertidor boost y que este sistema es completamente funcional, ya que al estar dividido por bloques puede interactuar fácilmente con las salidas físicas de la FPGA. Como se explicó en este documento cada vez que se agrega un bloque adicional se optimiza el sistema, se puede observar que el espacio que ocupa el sistema P&O es de 192 LUTs, lo que representa un poco menos de la mitad del implementado en [Çelikel and Gundogdu, 2021], que es un sistema muy similar y a nivel de registros se utilizaron 268, 73 registros más que los utilizados en el mismo artículo comparativo, es un buen balance general dentro de las FPGA utilizadas, ya que el sistema de control ocupa un valor cercano al 1 % de su espacio total.

5. Conclusiones

- Se presentó una estrategia para implementar e interactuar con una microrred conformada por un sistema FV, un convertidor Boost, un control modificado P&O, una batería, un regulador y una carga; esto a partir de sus modelos matemáticos y sus respectivas soluciones. El módulo LabVIEW FPGA solo funciona con operaciones básicas, por lo que no se admiten operaciones como Euler o logaritmo natural, debido a su representación de punto fijo y sus dígitos significativos. Por tanto, para su representación fue necesario crear bloques que aproximaran estas funciones, limitando sus dígitos significativos, pero obteniendo márgenes fiables, cómo en el caso de los paneles solares dónde los errores frente al referente son menores al 5 % y en el convertidor boost menores al 1 % .
- La ventaja de usar un sistema como LabVIEW radica en la facilidad de observar cómo se comporta el sistema cuando ocurre cada uno de estos cambios. Al compilar estos modelos utilizando el módulo LabVIEW FPGA, permite que estas variables tengan una salida física, en este trabajo se decidió llegar a la lectura de las variables en la FPGA, en un trabajo futuro se espera interactuar con señales físicas realizando HIL.
- Se observó que en comparación con los modelos estables existentes como los utilizados por Simulink, los modelos implementados tienen un buen comportamiento, con pequeños errores en el barrido de datos como por ejemplo para el panel solar fueron menores al 1 % y en las baterías menores al 4 %. Se puede obtener un mejor rendimiento de estas implementaciones utilizando un sistema más robusto que permita una mayor tamaño de palabra en la configuración de tipo de datos, lo que significa más precisión en los modelos. Se puede notar que este tipo de información (espacio requerido en una FPGA) no es muy común en implementaciones hechas con LabVIEW, algunos estudios que se enfocaron en el espacio usado por la FPGA en otros ambientes fueron resumidos en el documento, mostrando las características e implementaciones realizadas, que si se analiza sólo este aspecto, la implementación realizada en este trabajo utiliza solamente el 1 % del total de slices utilizadas en otras

implementaciones.

- Para cada uno de los modelos implementados se utilizó un enfoque de diseño electrónico, buscando consumir menos recursos de la FPGA, iniciando con implementaciones que necesitaban más del 100 % de la totalidad de recursos y reduciendolo al diseño más eficiente buscando la mejor estrategia de compilación, para ampliar más acerca de los hallazgos en este punto se anexa un artículo producto de esta investigación llamado "Photovoltaic solar panel implementation on a multifunction reconfigurable device using Labview".
- Se encontraron diferentes modelos de generación de un sistema aislado, en este estudio se ajustaron los sistemas más adecuados dado la complejidad de cada uno de estos y la forma idónea de implementación teniendo en cuenta las restricciones propias del software LabVIEW como el tipo de datos aceptables.
- Además de los sistemas implementados en esta tesis, también se implementó un sistema eólico que individualmente necesita un 117% del recurso hardware disponible, se encontró la imposibilidad de poderlo compilar y tampoco unificar con el sistema mostrado en esta tesis, por esta razón estos modelos y esas implementaciones no se incluyeron en este documento.

6. Trabajos futuros

- Con el adaptación de una FPGA con mejores prestaciones, se puede ampliar los modelos presentados en este trabajo, permitiendo conexiones con sistemas en AC, integrando los sistemas que no se pudieron conectar a este sistema como lo fue el sistema eólico
- Haciendo uso de 2 o más FPGAs se puede realizar HIL entre diferentes sistemas, permitiendo que cada FPGA tenga un sistema totalmente independiente
- Mediante adquisición y tratamiento de señales se puede buscar la conexión de sensores y controles reales para realizar pruebas antes de realizar una implementación en campo.
- Se puede buscar una conexión con un sistema interconectado, dónde se podría observar la interacción de este sistema frente a una red más compleja
- Con los conocimientos adquiridos se puede optar por migrar el sistema a más bajo nivel, permitiendo la optimización de tiempos y espacios en una FPGA.

Referencias

- [Adler et al., 2012] Adler, F., Benigni, A., Stagge, H., Monti, A., and De Doncker, R. W. (2012). A new versatile hardware platform for digital real-time simulation: Verification and evaluation. In *2012 IEEE 13th Workshop on Control and Modeling for Power Electronics (COMPEL)*, pages 1–8. IEEE.
- [Ameen et al., 2015] Ameen, A. M., Pasupuleti, J., and Khatib, T. (2015). Simplified performance models of photovoltaic/diesel generator/battery system considering typical control strategies. *Energy Conversion and Management*, 99:313–325.
- [Bélanger et al., 2010] Bélanger, J., Venne, P., and Paquin, J.-N. (2010). The what, where, and why of real-time simulation. *Planet RT*, pages 37–49.
- [Butcher, 2008] Butcher, J. C. (2008). *Numerical Methods for Ordinary Differential Equations*. John Wiley & Sons, Ltd, Chichester, UK.
- [Çelikel and Gundogdu, 2021] Çelikel, R. and Gundogdu, A. (2021). Comparison of PO and INC MPPT Methods Using FPGA In-The-Loop Under Different Radiation Conditions. *Balkan Journal of Electrical and Computer Engineering*, 9(2):114–122.
- [Chihchiang Hua and Chihming Shen, 1998] Chihchiang Hua and Chihming Shen (1998). Comparative study of peak power tracking techniques for solar storage system. In *APEC '98 Thirteenth Annual Applied Power Electronics Conference and Exposition*, volume 2, pages 679–685. IEEE.
- [Collinson et al., 2003] Collinson, A., Dai, F., Beddoes, A., and Crabtree, J. (2003). Solutions for the connection and operation of distributed generation. Technical Report July.
- [Colombiana, 2019] Colombiana, N. T. (2019). Norma NTC 2050 Código Eléctrico Colombiano.
- [Company, 2019] Company, T. B. (2019). Battery T-105 With Bayonet CAP.
- [Congreso de Colombia, 2014] Congreso de Colombia (2014). Ley N° 1715 Del 13 de mayo de 2014.

- [Corporation, 2013] Corporation, A. (2013). Hardware in the Loop from the MATLAB / Simulink Environment. Technical Report September.
- [Corporation, 2009] Corporation, N. I. (2009). NI R Series Multifunction RIO User Manual.
- [de Colombia, 1994a] de Colombia, C. (1994a). Ley 142 de 1994. *Diario Oficial*, 1994(41.433):597.
- [de Colombia, 1994b] de Colombia, C. (1994b). Ley 143 de 1994. *Diario Oficial*, 1994(41):1–65.
- [Duman et al., 2014] Duman, E., Can, H., and Akin, E. (2014). FPGA based Hardware-in-the-Loop (HIL) simulation of induction machine model. In *2014 16th International Power Electronics and Motion Control Conference and Exposition*, pages 616–621. IEEE.
- [El-Khattam and Salama, 2004] El-Khattam, W. and Salama, M. M. A. (2004). Distributed generation technologies, definitions and benefits. *Electric Power Systems Research*, 71(2):119–128.
- [Erickson and Maksimović, 2020] Erickson, R. W. and Maksimović, D. (2020). *Fundamentals of Power Electronics*. Springer Nature.
- [Estrada et al., 2020] Estrada, L., Vázquez, N., Vaquero, J., de Castro, Á., and Arau, J. (2020). Real-Time Hardware in the Loop Simulation Methodology for Power Converters Using LabVIEW FPGA. *Energies*, 13(2):373.
- [Fernández et al., 2008] Fernández, H., Martínez, A., Guzmán, V. M., and Giménez, M. I. (2008). Modelo genérico de celdas fotovoltaicas. *Universidad, Ciencia y Tecnología*, 12:157–162.
- [Francis et al., 2014] Francis, W. K., S., S. B., and Mathew, J. (2014). MATLAB / Simulink PV Module Model of P&O And DC Link CDC MPPT Algorithms with Labview Real Time Monitoring And Control Over P&O Technique. *International Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering*, pages 92–101.

- [Fuelagán Revelo, 2012] Fuelagán Revelo, E. J. (2012). *Diseño de técnicas de control para la corrección del factor de potencia en lámparas fluorescentes compactas y lámparas de LEDs*. PhD thesis, Universidad Nacional de Colombia - Sede Manizales.
- [González et al., 2008] González, J. M. M., Daza, C. A. D., and Ureña, C. H. G. (2008). Análisis del esquema de generación distribuida como una opción para el sistema eléctrico colombiano. *Revista Facultad de Ingeniería*, pages 97–110.
- [Granda-Gutiérrez et al., 2013] Granda-Gutiérrez, E. E., Orta-Salomón, O. A., Díaz-Guillén, J. C., Jimenez, M. A., Osorio, M., and González, M. (2013). Modelado y Simulación de Celdas y Paneles Solares. ISSN:1405-2172. *Congr. Int. Ing. Electrón. Mem. Electro 2013*, (October):17–22.
- [Guasch, 2003] Guasch, D. (2003). *Modelado y Análisis de Sistemas Fotovoltaicos*. PhD thesis, Universitat Politècnica de Catalunya.
- [Guerrero et al., 2004] Guerrero, J. M., de Vicuna, L. G., Matas, J., Castilla, M., and Miret, J. (2004). A wireless controller to enhance dynamic performance of parallel inverters in distributed generation systems. *IEEE Transactions on Power Electronics*, 19(5):1205–1213.
- [Guerrero et al., 2009] Guerrero, J. M., Vásquez, J. C., and Teodorescu, R. (2009). Hierarchical control of droop-controlled DC and AC microgrids - A general approach towards standardization. *IECON Proceedings (Industrial Electronics Conference)*, pages 4305–4310.
- [Hayat et al., 2016] Hayat, A., Faisal, A., Javed, M. Y., Hasseb, M., and Rana, R. A. (2016). Effects of input capacitor (cin) of boost converter for photovoltaic system. In *2016 International Conference on Computing, Electronic and Electrical Engineering (ICE Cube)*, pages 68–73. IEEE.
- [Hohm and Ropp, 2000] Hohm, D. and Ropp, M. (2000). Comparative study of maximum power point tracking algorithms using an experimental, programmable, maximum power point tracking test bed. In *Conference Record of the Twenty-Eighth IEEE Photovoltaic Specialists Conference - 2000 (Cat. No.00CH37036)*, volume 2000-Janua, pages 1699–1702. IEEE.
- [Jin-Hong Jeon et al., 2010] Jin-Hong Jeon, Jong-Yul Kim, Hak-Man Kim, Seul-Ki Kim, Changhee Cho, Jang-Mok Kim, Jong-Bo Ahn, and Kee-Young Nam (2010).

- Development of Hardware In-the-Loop Simulation System for Testing Operation and Control Functions of Microgrid. *IEEE Transactions on Power Electronics*, 25(12):2919–2929.
- [Jonke et al., 2016] Jonke, P., Stockl, J., Miletic, Z., Brundlinger, R., Seitzl, C., Andren, F., Lauss, G., and Strasser, T. (2016). Integrated rapid prototyping of distributed energy resources in a real-time validation environment. In *2016 IEEE 25th International Symposium on Industrial Electronics (ISIE)*, pages 714–719. IEEE.
- [Kazimierczuk, 2008] Kazimierczuk, M. K. (2008). *Pulse-Width Modulated DC-DC Power Converters*. John Wiley & Sons, Ltd., Chichester, West Sussex.
- [Li et al., 2017] Li, P., Wang, Z., Wang, C., Fu, X., Yu, H., and Wang, L. (2017). Synchronisation mechanism and interfaces design of multi-FPGA-based real-time simulator for microgrids. *IET Generation, Transmission & Distribution*, 11(12):3088–3096.
- [Lu et al., 2007] Lu, B., Wu, X., Figueroa, H., and Monti, A. (2007). A Low-Cost Real-Time Hardware-in-the-Loop Testing Approach of Power Electronics Controls. *IEEE Transactions on Industrial Electronics*, 54(2):919–931.
- [Mahendran and Ramabadran, 2017] Mahendran, V. and Ramabadran, R. (2017). Impact of modified perturb and observe control on MPPT of PV/battery fed three - port DC-DC converter. *Acta Scientiarum. Technology*, 39(3):313.
- [Matar et al., 2011] Matar, M., Saeedifard, M., Etemadi, A., and Iravani, R. (2011). An FPGA-Based Hardware-in-the-Loop Simulator for Multilevel Converter Systems. In *International Conference on Power Systems Transients (IPST2011)*, pages 1–6.
- [McLaren et al., 2011] McLaren, P., Nayak, O., Langston, J., Steurer, M., Sloderbeck, M., Meeker, R., Lin, X., Yu, M., and Forsyth, P. (2011). Testing the "Smarts" in the Smart T & D Grid. In *2011 IEEE/PES Power Systems Conference and Exposition*, pages 1–8. IEEE.
- [Morales-Caporal et al., 2018] Morales-Caporal, M., Rangel-Magdaleno, J., Peregrina-Barreto, H., and Morales-Caporal, R. (2018). FPGA-in-the-loop simulation of a grid-connected photovoltaic system by using a predictive control. *Electrical Engineering*, 100(3):1327–1337.

- [Moslener et al., 2017] Moslener, U., McCrone, A., D’Estais, F., Grüning, C., Louw, A., Boyle, R., Strahan, D., Collins, B., and Stopforth, K. (2017). *Global Trends in Renewable Energy Investment 2017*. Frankfurt School of Finance and Management.
- [NASA,] NASA. POWER Data Access Viewer.
- [(NREL), 2022] (NREL), N. R. E. L. (2022). System Advisor Model (SAM).
- [Ospino Castro, Adalberto; Robles Algarín, Carlos; Duran Pabón, 2014] Ospino Castro, Adalberto; Robles Algarín, Carlos; Duran Pabón, A. (2014). Modelado y simulación de un panel fotovoltaico empleando técnicas de inteligencia artificial. *Ingenieria Energetica*, 35(3):225–233.
- [Parma and Dinavahi, 2007] Parma, G. G. and Dinavahi, V. (2007). Real-Time Digital Hardware Simulation of Power Electronics and Drives. *IEEE Transactions on Power Delivery*, 22(2):1235–1246.
- [Snider et al., 2010] Snider, L., Belanger, J., and Nanjundaiah, G. (2010). Today’s power system simulation challenge: High-performance, scalable, upgradable and affordable COTS-based real-time digital simulators. In *2010 Joint International Conference on Power Electronics, Drives and Energy Systems & 2010 Power India*, pages 1–10. IEEE.
- [Thomson and Infield, 2007] Thomson, M. and Infield, D. G. (2007). Network power-flow analysis for a high penetration of distributed generation. *IEEE Transactions on Power Systems*, 22(3):1157–1162.
- [Tornez-Xavier et al., 2013] Tornez-Xavier, G., Gomez-Castaneda, F., Moreno-Cadenas, J., and Flores-Nava, L. (2013). FPGA development and implementation of a solar panel emulator. In *2013 10th International Conference on Electrical Engineering, Computing Science and Automatic Control (CCE)*, number 405, pages 467–472. IEEE.
- [Unidad de Planeación Minero Energética - UPME, 2018] Unidad de Planeación Minero Energética - UPME (2018). Boletín Estadístico: Minas y energía 2016 – 2018. Technical report.
- [Universidad de Nariño, 2015] Universidad de Nariño (2015). Análisis de Oportunidades Energéticas con Fuentes Alternativas en el Departamento de Nariño - Descripción del Proyecto. Technical report, Universidad de Nariño.

- [UPME and BID, 2015] UPME and BID (2015). *Integración de las energías renovables no convencionales en Colombia*.
- [Vacheva et al., 2018] Vacheva, G., Hinov, N., and Zlatev, Z. (2018). Modelling of DC/DC Boost Converter in Visual Programing Environments. In *2018 41st International Spring Seminar on Electronics Technology (ISSE)*, volume 2018-May, pages 1–4. IEEE.
- [Valderrama et al., 2013] Valderrama, F., Moreno, H., Vega, H. H., C, H. M., and Vega, H. H. (2013). Análisis, simulación y control de un convertidor de potencia DC- DC tipo boost. *Ingenium Revista de la facultad de ingeniería*, 12(24 SE - Artículo de investigación científica):1–12.
- [Velasquez, 2015] Velasquez, B. (2015). Caracterización y Análisis de la demanda de energía eléctrica en las ZNI del Departamento de Nariño. Technical report, Universidad de Nariño.
- [Villalva et al., 2009] Villalva, M. G., Gazoli, J. R., and Filho, E. R. (2009). Modeling and circuit-based simulation of photovoltaic arrays. In *2009 Brazilian Power Electronics Conference*, volume 14, pages 1244–1254. IEEE.
- [Wang and Nehrir, 2004] Wang, C. and Nehrir, M. H. (2004). Analytical approaches for optimal placement of distributed generation sources in power systems. *IEEE Transactions on Power Systems*, 19(4):2068–2076.
- [Washington and Dolman, 2010] Washington, C. and Dolman, J. (2010). Creating next generation HIL simulators with FPGA technology. In *2010 IEEE AUTOTESTCON*, pages 1–6. IEEE.
- [Xilinx, 2009] Xilinx (2009). *System Generator for DSP User Guide*, volume 640. Xilinx.
- [Yamane and Abourida, 2015] Yamane, A. and Abourida, S. (2015). Real-time simulation of distributed energy systems and microgrids. In *2015 International Conference on Sustainable Mobility Applications, Renewables and Technology (SMART)*, pages 1–6. IEEE.

Apéndice A

Flujo del Algoritmo P&O

En la figura A.1 se observa cada paso del método de control MPPT P&O modificado.




Figura A.1: Flujo del Algoritmo P&O [Mahendran and Ramabadran, 2017]

Apéndice B

Diagrama de bloques del sistema con panel, convertidor y control P&O

En la figura B.1 se muestra el diagrama bloques del sistema con panel, convertidor y control P&O, en la figura B.1a) se observa cómo se construye el control y en B.1b) cuando este control también se reduce a un pequeño bloque.




Figura B.1: a) Diagrama de bloques del Sistema unificado con control P&O. b) Sistema reducido en bloques

Apéndice C

Curva de entrada de Irradiancia de 0-1000-0 W/m^2

En la figura C.1 se muestran las curvas de entrada para los sistemas de 240W y 330W, esta curva se obtiene por iniciativa propia con pequeños escalones que en un tiempo de 50 horas experimenta subidas de irradiancia desde 0 hasta $1000 W/m^2$ y cuando esta irradiancia baja nuevamente hasta $0 W/m^2$, de esta manera se puede ver los diferentes puntos de trabajo de los sistemas y su comportamiento y oscilaciones.




Figura C.1: Curva de irradiancia para los valores de entrada del sistema de 240W y 330W

Apéndice D

Diagrama de bloques del sistema de baterías

En la figura D.1 se observa la implementación realizada en Labview del sistema de baterías basado en el modelo de Coppetti con sus 3 estados: carga, sobrecarga y descarga.




Figura D.1: Diagrama de bloques del sistema de baterías



Photovoltaic solar panel implementation on a multifunction reconfigurable device using Labview*

Oscar Bautista^{†1}, Álvaro Bernal^{†1}, Edison Enriquez^{†1}, Andrés Pantoja^{†2}

¹Universidad del Valle, Cali-Valle del Cauca, Colombia

²Universidad de Nariño, Pasto-Nariño, Colombia

[†]E-mail: oscar.bautista@correounivalle.edu.co

Received mmm. dd, 2023; Revision accepted mmm. dd, 2023; Crosschecked mmm. dd, 2023

Abstract: In this paper, an implementation method for a photovoltaic panel model on a multifunction reconfigurable device using a *Labview FPGA module* is described. In this approach, the peering node's value margins in the architecture are allowed. A census was conducted in the different nodes of the simulated system to choose the best values. Consequently, FPGA resources were reduced. From *Xilinx Vivado* compiler design strategies test, the "Minimum Compilation Time" strategy is selected as the best, managing to use only 19.4 % of the FPGA resources. A PCIe 7841R development system which includes an integrated Virtex 5 LX30 FPGA, was used.

Key words: FPGA; Photovoltaic solar panel; Fixed-Point Configuration; Design Strategies

<https://doi.org/10.1631/FITEE.1000000>

CLC number: TP

1 Introduction

FPGA include hardware reconfiguration features, enabling the implementation of a variety of applications, from digital signal processing to ASIC prototypes. One of the objectives is to optimize the use of FPGA resources without losing programming accuracy. There are many strategies to achieve this, and one of the main tools used for this purpose is high-level synthesis (HLS), which has expanded the most. Within this strategy, there are studies such as (Nane et al., 2016), in which an evaluation of different HLS tools considering academic and commercial references was conducted to obtain similar results.

In (Abaldea García-Pliego et al., 2017) an inherited code was used, which allows working in a transparent way with complex data structures. While (Xue & Thomas, 2016), goes a little further by

proposing a SynADT, which allows synthesizing dynamic data structures because the use of pointers tends to be highly restricted. Finally, in (Winterstein et al., 2013), a filtering algorithm is presented, which shows in comparison to its RTL implementation a latency degraded by a factor of 30X, but with a series of manual code transformations related to partition and privatize data structure through pointers, could be improved to a factor of 8X.

On the other hand, there are strategies to reduce the area consumption in hardware (Sidhu & Prasanna, 2001), where using Nondeterministic Finite Automata (NFA) makes it possible to find matches of a regular expression of size n , requiring only hardware from the order of $O(2n)$ to $O(n^2)$. In (Nazemi et al., 2018), the scalability of model reduction was improved, and the implementation was capable of performing random projection, Principal Component Analysis (PCA), whitening, and Independent Component Analysis (ICA) through the Equivalent Adaptive Separation via Independence (EASI) algorithm, achieving improvements in the hardware implementation and the experimental re-

[‡] Corresponding author

* This work was supported by CEIBA Foundation

ORCID: Oscar Bautista, <https://orcid.org/0000-0001-5632-1952>

© Zhejiang University and Springer-Verlag GmbH Germany, part of Springer Nature 2020

sults, improving the performance by a factor of 2x without affecting the classification accuracy by more than 0.1%.

In this study, a process similar to that used in (Huynh, 2014) is carried out, wherein neural network application, it is mandatory to adjust the reduced-precision floating-point numerical formats because the default weights occupy a lot of space within the FPGA. Reducing them improves efficiency in terms of both network size and hardware resources.

In this implementation, the Labview environment was used, which allows the implementation of different systems, as an adder to a full plant model, including its integrated controls. Among its functionalities are tests, measurements, and control of different systems. Although among the most used functionalities is not the implementation of systems at the hardware level, it can be done using the Labview FPGA module, which performs compilations at the hardware level through Xilins Vivado to interact directly with the synthesis and analysis of hardware designs using the Labview graphical interface.

It is crucial to keep in mind that the capacity of the hardware is limited and every element on the interface occupies a certain amount of space on the FPGA. Therefore, the design must prioritize how different functions will be defined and which blocks can be used. The implementation method is broken into five stages, as shown in figure 1. First, the basic system must be simulated in Labview, ignoring FPGA hardware limitations. Second, the variables affecting the system must be characterized, and the fixed-point variable must also be configured. Third, it would be necessary to tabulate the variables and assign the optimal configuration. In four places, the optimized design must be programmed on FPGA using assigned configurations, and finally, the best compilation option must be selected based on the implications.

2 Simulated and emulated environment

2.1 Acceptable types of functions and data for implementation on the FPGA

In Labview function palette, there are various types of blocks that can be utilized to execute simulations; however, not all of them can be adapted for im-

plementation on an FPGA for several reasons: first, the resources occupied by the block on the FPGA are not adjustable, because numerical variables with a large number of decimal places may require all the available space on the FPGA; and second, more complex functions such as integrals or derivatives have a complex hardware representation.

These limitations can be overcome by utilizing numerical approximations and basic mathematical operations such as multiplication for exponentiation and series for integrals. Additionally, memory blocks and Look at tables (LUTs) can be used to construct tabulated functions of the expected variables. Although Labview allows for different numerical representations within the FPGA, these are limited when hardware implementation is realized. The representations are "Fixed-Point" and "Integer" of different sizes. Data in "Double" representation is not accepted, which is common in Labview.

In the implementation carried out in the FPGA, each variable and operator assume a configured size and is adjusted through word length and integer word length. The first determines the size of the word and whether it is signed or unsigned, and the second determines the minimum and maximum range of values. In addition, it must be mentioned that the variables can be constants, controlled variables and indicators, being the latter ones that occupy less space within the FPGA.

The implementations were carried out on a Dell Precision 3600 computer with an Intel XEON E5-1620 processor at 3.60 GHz, 16GB RAM, and Windows 64-bit operating system. For emulations, a NI PCIe 7148R development card with a Virtex 5 LX30 FPGA was used, which includes 4800 slices, 19200 slice registers, 19200 slice LUTs, 32 block RAMs, 32 DSP48s, a MiteClk of 33 MHz, and an onboard clock of 40 MHz (Corporation, 2022).

2.1.1 Simulated environment

The simulation was performed using the LabVIEW environment, which allows the use of all available variables in the function palettes with no additional limitations on the software's performance or the transversal aspects of the operating system. The aim was to implement a model for a simple photovoltaic solar panel using the Newton-Raphson method (Villalva et al., 2009), as described in equa-



Figure 1 Implementation method

tion (1).

$$I_{n+1} = I_n + \frac{I_{pv} - I_0 \left[e^{\frac{V+R_s I_n}{V_t a}} - 1 \right] - \frac{V+R_s I_n}{R_p}}{1 + \frac{R_s}{V_t a} I_0 \left[e^{\frac{V+R_s I_n}{V_t a}} \right] + \frac{R_s}{R_p}} \quad (1)$$

Where R_p symbolizes the shunt resistance, R_s represents the series resistance, V represents the panel voltage, I_{n+1} symbolizes the panel output current that undergoes iteration in each cycle, I_{pv} represents the photovoltaic current, $I_0 \left[e^{\frac{V+R_s I_n}{V_t a}} - 1 \right]$ represents the diode current, I_0 represents the saturation current of the array, and V_t represents the thermal voltage and is equal to $\frac{N_s k T}{q}$, where N_s is the number of cells connected in series, k is the Boltzmann constant ($1.381 \times 10^{-23} J^\circ K$), and a is the idealist factor of the diode. T is the junction temperature of the panel ($^\circ K$), and q is the electron charge ($1.602 \times 10^{-19} C$). The connection of cells in parallel leads to an increase in current, whereas the connection in series results in an increase in the panel voltage.

I_{pv} denotes the photovoltaic current of the panel under standard conditions ($T_n = 25^\circ C, G_n = 1000 W m^2$).

Figure 2-a shows the implementation of the blocks diagrams for Equation (1). All blocks were created using the "Double" data type, which is the default format for Labview. In addition, subtraction, multiplication, and division blocks were used to represent the equation. All input variables are considered controlled variables, except for the value of $V_t \cdot a$, which is equal to 2.004751, which is constant in the equation. In addition, a block was created to represent the exponential function, as depicted in

Figure 2-b.

For this simulation, the data stored in Table 1 were used as inputs, yielding a current that converges to 7.71979 A. As shown in Figure 2, no restrictions were imposed on the construction of the simulation.

Table 1 Simulation input values for the panel under nominal conditions ($T_n = 25^\circ C, G_n = 1000 W m^2$)

Variable	PV(240W)
$I_0 [A]$	$1 \cdot 10^{-7}$
$I_{pv} [A]$	8.576662
$R_p [\Omega]$	200.98
$R_s [\Omega]$	0.155
$V [V]$	30.4
N_s	60
a	1.3

2.1.2 Emulated environment

Before proceeding with the emulation system, it is crucial to note that the compilation of systems on an FPGA involves five design strategies, which are summarized in Table 2.

Table 2 shows four of the five strategies, since the last one is a personalized strategy where the user can choose the option to optimize. Starting from the system implemented in Figure 2, the "double" data type is changed to "fixed point" to allow programming of the FPGA. When using any of the five design strategies, it was observed that simulation was not possible because the system exceeded the permitted capacity, indicating that it would use 120% of the available resources. Therefore, it is essential to optimize the resources used by the FPGA to compile the proposed model. This was achieved through the




Figure 2 Proposed equations implemented in the block diagram

Table 2 shows four of the five strategies, since the last one is a personalized strategy where the user can choose the option to optimize

Design Strategies				
	Synthesis Opt. Goal	Synthesis Optimization Effort Level	Map Overall Effort Level	Place & route Effort Level
Balanced	Speed	Normal	High	Std.
Minimum compilation Time	Speed	Normal	Std.	Std.
Timing Performance	Speed	High	High	High
Area	Area	Normal	Std.	High




Figure 3 Exponential block with probe

electronic design method used in this study, which is described in the Proposed Method section.

3 Implementation - Method description

As shown in Figure 1, the implementation method included five stages.

3.1 Simulation

the simulation of the photovoltaic panel model was performed regardless of the area occupied by the variables within the FPGA.

3.2 Characterized variables

: a crucial aspect of this step is the internal block depicted in Figure 2-b, which corresponds to an exponential function included into the larger system shown in Figure 2-a. This block is significant because a small input value can result in an extremely large output value. Hence, it is essential to analyze this behavior with a probe at each node in the system and to identify the behavior of all variables. The probe allows verifying the value of each element in the system, facilitating the selection of the appropriate size. In Figure 3, the probes used in this simulation are shown and numbered from 1 to 10.

It is important to mention that this programming on the FPGA saved valuable space, making it more efficient by replacing the input-controlled variables with constants. However, this change does not compromise the accuracy of the simulation, as it is thoroughly analyzed using probes on different nodes of the system. The probes help verify the value provided by each element of the system, and the simulation process identifies any redundant operations, such as two adders and two multipliers that perform the same function, leading to the removal of one of each operator and adaptation of the outputs. The complete system with probes and input constants is shown in Figure 4.




Figure 4 PV Panel with probe

3.3 Fixed-Point configuration

after the simulation, the input values of each node are found and when they are changed to a fixed-point configuration, the appropriate value is chosen for each of them. The values selected for this design are listed in Table 3. These values are adjusted either in the operator, the control variable, or the constant that precedes it.

Table 3 Adjusted values in the sub-block - Exponential function

Nodes	Word Length	Integer Word Length	Range	Delta
1;2	1	1	[0, 1]	1
3	12	1	[0, 31.9922]	7.8125×10^{-3}
4	28	20	$[0, 1.0485 \times 10^6]$	3.9062×10^{-3}
5	12	12	[0, 4095]	1
6	24	12	[0, 4095.9997]	2.4414×10^{-4}
7	14	0	[0, 0.9993]	6.1035×10^{-5}
8	24	24	$[0, 1.6777 \times 10^7]$	1
9	32	28	$[0, 2.6843 \times 10^8]$	0.0625
10	27	0	[0, 1]	7.4506×10^{-9}

Now the adjustment of the rest of the system is made, obtaining the data of table 4

3.4 FPGA Implementation

The optimized design was programmed on the FPGA with the previously assigned configurations. Upon compiling the system with the adjustments made in Table 3, it can be observed that 84.4 of the available resources were used, which is 36% less than the default simulation. The system output yielded a current value of 7.7244 A in relation to 7.71979 A found by the simulation with an error of 0.03432%. Subsequently, the adjustments outlined in Table 4 are used, where the entire system with the internally modified block can now be observed. It uses 21.8% of

Table 4 Adjusted values in the panel block

Nodes	Word Length	Integer Word Length	Range	Delta
1;2	1	1	[0, 1]	1
2	16	8	[0, 255.9960]	3.9062×10^{-3}
3;12;15;19;21	12	0	[0, 0.9997]	7.8125×10^{-3}
4;23;27	18	4	[-8, 7.9999]	2.4414×10^{-4}
5;11	12	2	[0, 3.9999]	2.4414×10^{-4}
6	24	12	[0, 4095.9997]	9.7650×10^{-4}
7	16	6	[0, 63.9990]	9.7650×10^{-4}
8	35	1	[0, 2]	5.8207×10^{-11}
9	16	2	[0, 2.6843 $\times 10^8$]	6.1035×10^{-5}
10	16	9	[0, 511.9921]	7.8125×10^{-3}
13	12	5	[0, 31.9922]	7.8125×10^{-3}
14;17	40	0	[-0.5, 0.5]	9.0949×10^{-9}
16	24	24	[0, 1.6777 $\times 10^7$]	1
18	15	0	[0, 0.9999]	3.0518×10^{-5}
20	18	4	[0, 15.9999]	6.1035×10^{-5}
24	24	10	[-512, 511.9999]	6.1035×10^{-5}
25	16	1	[-1, 0.9999]	3.0518×10^{-5}
26	24	12	[-2048, 2047.9997]	2.4414×10^{-4}

the available resources, 98.2% less than the default simulation, and the system output yields a current value of 7.7221 A in relation to the initial simulation's 7.71979 A with an error of 0.02992%.

3.5 Best choice

the most suitable compilation option was selected based on the implications of each option. This step is defined in the final section of the article, and corresponds to a comparison of the different design strategies, where the best option can be concluded.

4 FPGA used resources comparison with different compilation alternatives

After programming was performed in stage 4, a comparison was made with the design alternatives presented by the compiler. The results are summarized in Table 5, and the data corresponding to the available space in the FPGA are provided in the first part of this article.

Common patterns were found among all design strategies, such as the number of Slice Registers (2008), nine DSP48s, and no use of RAM blocks. Customized designs deliver values similar to those delivered by the four design strategies. According to the analysis of the different design strategies, it can be stated that in terms of space used in the FPGA, the first options would be the "Minimum Compilation Time" followed by the area options, but if the analysis approach is timing, the "Timing Performance" and "Minimum Compilation Time" options

Table 5 Space used by the FPGA in Different designs Strategies

	Design Strategies			
	Slices	Slice LUTs	MiteClk (MHz max.)	OnboardClock (MHz max.)
Balanced	1.046	2.805	103.48	54.94
Minimum compilation Time	933	2.805	103.11	62.63
Timing Performance	1.041	2.806	110.08	61.47
Area	942	2.816	100.03	58.05

would be the most advisable. Given these situations, the "Minimum Compilation Time" strategy meets both objectives, making it the best design strategy for the implementation carried out

5 Conclusions

In this article, an electronic design approach was used to implement a photovoltaic panel model on a multifunctional reconfigurable device, seeking to consume fewer resources from the FPGA. This work shows that following the design stages and making the necessary adjustments, the initial 120% of the area required was reduced to 19.4% using the "Minimum Compilation Time" strategy implementation. This represents a decrease from 5760 slices to 933 slices. It is important to note that in terms of precision, a good margin was still maintained, resulting in an error of 0.02992% compared to the simulated value. This reduction in space while preserving precision allows the addition of other models of unconventional sources of energy to obtain a microgrid with a converter with embedded predetermined control.

Contributors

Oscar Bautista designed the research. Oscar Bautista and Edison Enriquez processed the data. Oscar Bautista and Edison Enriquez drafted the manuscript. Álvaro Bernal and Andrés Pantoja helped organize the manuscript. Álvaro Bernal and Andrés Pantoja revised and finalized the paper.

Compliance with ethics guidelines

Oscar Bautista, Álvaro Bernal, Edison Enriquez and Andrés Pantoja declare that they have no conflict of interest.

References

- Abaldea García-Pliego, M. J., Barba Romero, J., Caba Jiménez, J., Rincón Calle, F., Dondo Gazzano, J., & López López, J. C. (2017, sep). *Hlsl (high level*

synthesis template library) biblioteca para programación genérica sobre fpga con hls. Zenodo. Retrieved from <https://doi.org/10.5281/zenodo.894177> (Este trabajo ha sido financiado por la Junta de Comunidades de Castilla-La Mancha (proyecto SAND,PEII-2014-046-P) y por el Ministerio de Economía y Competitividad del Gobierno de España bajo el proyecto REBECCA (TEC2014-58036-C4-1-R)) doi:

- Corporation, N. I. (2022). Ni r series multifunction rio user manual [Computer software manual]. Retrieved from <https://www.ni.com/pdf/manuals/373872c.pdf>
- Huynh, T. V. (2014). Design space exploration for a single-fpga handwritten digit recognition system. In *2014 ieee fifth international conference on communications and electronics (icce)* (p. 291-296). doi:
- Nane, R., Sima, V.-M., Pilato, C., Choi, J., Fort, B., Canis, A., ... Bertels, K. (2016). A survey and evaluation of fpga high-level synthesis tools. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 35(10), 1591-1604. doi:
- Nazemi, M., Eshratifar, A. E., & Pedram, M. (2018). A hardware-friendly algorithm for scalable training and deployment of dimensionality reduction models on fpga. In *2018 19th international symposium on quality electronic design (isqed)* (p. 395-400). doi:
- Sidhu, R., & Prasanna, V. (2001). Fast regular expression matching using fpgas. In *The 9th annual ieee symposium on field-programmable custom computing machines (fccm'01)* (p. 227-238).
- Villalva, M. G., Gazoli, J. R., & Filho, E. R. (2009). Modeling and circuit-based simulation of photovoltaic arrays. In *2009 brazilian power electronics conference* (p. 1244-1254). doi:
- Winterstein, F., Bayliss, S., & Constantinides, G. A. (2013). High-level synthesis of dynamic data structures: A case study using vivado hls. In *2013 international conference on field-programmable technology (fpt)* (p. 362-365). doi:
- Xue, Z., & Thomas, D. B. (2016). Synadt: Dynamic data structures in high level synthesis. In *2016 ieee 24th annual international symposium on field-programmable custom computing machines (fccm)* (p. 64-71). doi: