Aceleración en hardware y del análisis multifractal del genoma humano.

Moreno Tovar, Pedro Antonio | 2018-08-24

El análisis multifractal ha permitido estudiar el genoma humano desde una perspectiva diferente proporcionando una manera de medir la variabilidad y estabilidad genética a lo largo del genoma. Estos resultados han sido usados para explicar algunas anormalidades genéticas y otras particularidades genéticas con importantes implicaciones en estudios de enfermedades genéticas, diversidad humana entre otros.

Design of an image codec based on bandelet transform using NIOS II

Velasco Medina, Jaime | 2011

This document presents the design of an image codec for grayscale images based on Bandelet Transform. Bandelet bases are obtained with a set of geometric-flow vectors that indicates the directions in which gray levels have regular variations inside an image region. These regions are associated with high 2D Wavelet coefficients with geometric information redundancy, which could be eliminated in order to reduce the number of non-zero coefficients and to increase the compression rate of the image. The codec was designed in C language using a NIOS II processor inside a SoPC with a touch-panel and a SD-Card. Some of the functions were synthesized in hardware with NIOS II C2H Compiler obtaining an acceleration percentage of 8.8%. Numerical tests show that a Bandelet compression has an improvement of up to 2 dB over a Wavelet compression. Este documento presenta el diseño de un codec de imágenes en escalas de gris basado en la Transformada Bandelet. Las funciones base Bandelet se construyen a partir de vectores de flujo geométrico que indican la dirección en la que una región tiene variaciones regulares de los niveles de gris. Estas regiones están asociadas a coeficientes Wavelet 2D de gran magnitud con redundancia de información geométrica, la cual se puede eliminar para reducir el número de coeficientes diferentes de cero y así aumentar la compresión de la imagen. El codec se diseñó en lenguaje C para un procesador embebido NIOS II dentro de un sistema SoPC con pantalla táctil y SD-Card. Algunas de las funciones fueron sintetizadas en hardware con NIOS II C2H Compiler logrando una aceleración del 8.8%. Las pruebas realizadas muestran que la compresión con funciones Bandelet llega a ser hasta 2 dB superior a la compresión realizada con funciones Wavelet 2D

Diseño de un criptoprocesador RSA de 8192 bits usando un arreglo sistólico

Velasco Medina, Jaime | 2012

La seguridad de la información es un campo de investigación y desarrollo tecnológico orientado principalmente hacia aplicaciones militares y comerciales. Por ejemplo, el intercambio de información confidencial a través de Internet, tales como las transacciones bancarias y los servicios de telecomunicaciones son de gran impacto a través de una amplia gama de aplicaciones comerciales e industriales. Entonces, con el propósito de proteger los datos confidenciales en equipos informáticos y de comunicaciones, se deben usar criptosistemas, los cuales se pueden implementar en software y/o hardware. En este contexto, RSA es uno de los criptosistemas de clave pública más utilizados y tiene un buen nivel de seguridad si el tamaño de la clave es mayor o igual a 1024 bits. Sin embargo, RSA de 1024 bits se puede romper con la actual tecnología informática. Por lo tanto, es necesario aumentar el nivel de seguridad de los criptosistemas RSA usando claves de 2048, 4096 ó 8192 bits. Desde el punto de vista matemático, RSA se basa en la exponenciación modular y ésta se lleva a cabo usando la multiplicación modular de Montgomery, la cual determina el desempeño de RSA debido a que esta multiplicación utiliza la adición de tres datos muy grandes. Teniendo en cuenta las consideraciones anteriores para realizar una implementación en hardware de un criptoprocesador RSA de 8192 bits, es necesario usar el multiplicador de Montgomery basado en un arreglo sistólico usando sumadores "carry-save". Entonces, en este trabajo se presenta el diseño de dos criptoprocesadores RSA de 8192-bits, los cuales son diseñados usando el algoritmo de exponenciación binaria y los algoritmos de Montgomery para base-2 xxi y base-4. En este caso, los multiplicadores diseñados realizan simultáneamente dos multiplicaciones, lo que permite aumentar el "throughput"de los criptoprocesadores

Diseño e implementación de un respirómetro para analizar la fisiología post-cosecha de frutas y vegetales.

Velez Pasos, Carlos Antonio | 2019-10-17

En este proyecto se diseñó e implementó un Respirómetro de medición directa para analizar la fisiología post-cosecha de frutas y vegetales. El Respirómetro posee una cámara hermética, cuya atmósfera interior es monitoreada mediante sensores de O2, CO2, temperatura y humedad relativa. El aire de la cámara se renueva periódicamente mediante una bomba para mantener los niveles normales de O2, CO2. El equipo posee una interfaz de usuario que establece la comunicación entre el computador y la unidad hardware de control y medición, permitiendo adquirir los datos para su visualización y almacenamiento. La unidad hardware tiene como elemento central el microcontrolador reprogramable PSoC, con el cual se realiza la adquisición y adecuación de las señales entregadas por los sensores, además del control de la bomba de aire y las válvulas de entrada y salida usadas en la renovación de atmosfera. La precisión del sistema es determinada por la precisión de los sensores, y las mediciones pueden realizarse en pocos minutos o durante semanas. Con el propósito de verificar el funcionamiento del equipo, los cambios en las tasas de respiración de bananos y raíces de yuca fueron monitoreados durante diez días. Los resultados mostraron bajos niveles de varianza entre repeticiones y fueron comparables con datos publicados en la literatura

Dispositivos Lógicos Programables.

Velasco Medina, Jaime | 2011-10-13

El siguiente artículo presenta con preguntas y respuestas, la evolución, descripción general y una posible clasificación de las principales arquitecturas de los Dispositivos Lógicos Programables (PLDs), junto con las diferentes tecnologías de programación y algúnas características particulares de estos dispositivos. Debido a su importancia, los PLDs más modernos llamados Gate Arrays Programables (FPGAs es visto con especial interés.

Hardware implementation of non-bonded forces in molecular dynamics simulations

Velasco Medina, Jaime | 2011

Molecular Dynamics is a computational method based on classical mechanics to describe the behavior of a molecular system. This method is used in biomolecular simulations, which are intended to contribute to the study and advance of nanotechnology, medicine, chemistry and biology. Software implementations of Molecular Dynamics simulations can spend most of time computing the non-bonded interactions. This work presents the design and implementation of an FPGA-based coprocessor that accelerates MD simulations by computing in parallel the non-bonded interactions, specifically, the van der Waals and the electrostatic interactions. These interactions are modeled as the Lennard-Jones 6-12 potential and the direct-space Ewald summation, respectively. In addition, this work introduces a novel variable transformation of the potential energy functions, and a novel interpolation method with pseudo-floating-point representation to compute the short-range forces. Also, it uses a combination of fixed-point and floating-point arithmetic to obtain the best of both representations. The FPGA coprocessor is a memory-mapped system connected to a host by PCI Express, and is provided with interruption capabilities to improve parallelization. Its main block is based on a single functional pipeline, and is connected via Avalon Bus to other peripherals such as the PCIe Hard-IP and the SG-DMA. It is implemented on an Altera¿s EP2AGX125EF35C4 device, can process 16k particles, and is configured to store up to 16 different types of particles. Simulations in a custom C-application for MD that only computes non-bonded forces become up to 12.5x faster using the FPGA coprocessor when considering 12500 atoms.

Implementación de circuitos cuánticos y propuesta experimental para compuertas cuánticas.

Velasco Medina, Jaime | 2020

En este documento se presentan los resultados obtenidos de la implementación de un generador de qubits entrelazados utilizando estados de polarización de fotones y la implementación de circuitos cuánticos en los computadores IBMQ de acceso público a través de internet. En el primer caso, se propone un procedimiento para implementar experimentalmente un conjunto universal de compuertas cuánticas usando un generador de qubits entrelazados para estados de polarización de fotones. Desde los resultados obtenidos en los experimentos podemos mencionar que el procedimiento es confiable para realizar implementaciones de compuertas cuánticas usando fotones. En el segundo caso, un conjunto de circuitos cuánticos basados en compuertas de uno y dos qubits fueron implementados teniendo en cuenta criterios de diseño con la finalidad de incrementar la fidelidad cuántica de cada implementación, además se utilizó la regla de Born para la reconstrucción de estados cuánticos a partir del histograma de conteos y la fidelidad cuántica como métrica de distancia entre el estado obtenido y el estado esperado. Las fidelidades de las implementaciones fueron validadas comparando el estado cuántico resultante con el estado cuántico ideal (estos vectores de estado fueron generados desde el simulador cuántico Qiskit); sin embargo, es importante considerar que al seguir un protocolo basado en los criterios de diseño, es posible alcanzar resultados de mayor fidelidad en computación cuántica.

Implementación de un algoritmo evolutivo para apoyar la detección de riesgos cardiovasculares a partir del análisis de datos clínicos.

Velasco Medina, Jaime | 2020

Implementación de un sistema multiagente para solucionar el problema del agente viajero

Velasco Medina, Jaime | 2012

Dentro del ámbito académico, se debe procurar permanecer siempre a la vanguardia con respecto a los avances tecnológicos y con ellos explorar las diferentes alternativas de uso de las mismas, para abrir así nuevas posibilidades de investigación y desarrollo a las generaciones futuras. Algunas de estas tecnologías corresponden a ramas diferentes del conocimiento como la computación y la electrónica, encontrando así, de un lado los agentes inteligentes como una nueva y prometedora forma de solución a problemas complejos y de otro lado, se tiene los dispositivos de hardware reconfigurable FPGAs (Field Programable Gate Array) que cada día evolucionan e innovan, procurando dar soluciones efectivas a problemas reales y complejos que requieren de gran capacidad de procesamiento en forma paralela. Dadas las características y ventajas de los desarrollos a nivel de hardware, en este trabajo se plantea la implementación de un sistema multiagente (SMA), para solucionar el problema del agente viajero y evaluar por medio de la comparación con una implementación software, la eficiencia del diseño.

Implementación Hardware de un algoritmo Needleman-Wunsch modificado para el alineamiento de secuencias de ADN

Velasco Medina, Jaime | 2017

El proceso de alineamiento está basado en algoritmos de programación dinámica o heurísticos cuyo objetivo es el de encontrar áreas iguales y diferentes a lo largo de cadenas de moléculas (ADN, ARN). Según el tipo de comparación, los algoritmos son clasificados en locales y globales. Cada tipo genera distintas variables de costo-beneficio sobre el tiempo de computación y memoria usada; sin embargo, las secuencias poseen una gran cantidad de bases o aminoácidos variables entre sectores, lo cual implica un mayor consumo de tiempo y recursos computacionales. Este trabajo presenta la implementación en hardware de un algoritmo de alineamiento basado en programación dinámica: el algoritmo K-band, el cual es una modificación del algoritmo de alineamiento global propuesto por primera vez en 1970 por Saul Needleman y Christian Wunsch. Dicho algoritmo permite el cálculo de la solución óptima para un proceso de alineamiento según una parametrización dada, reduciendo drásticamente a su vez la cantidad de información a procesar y el almacenamiento necesario. La arquitectura hardware del sistema es basada en un arreglo paralelo y es descrita por medio de lenguaje VHDL

Mecánica molecular estructural para el cálculo del módulo de Young y los modos de vibración de nanotubos de carbono.

Padilla Espinosa, Ingrid M. | 2013-09-19

Los nanotubos de carbono son una de las nanoestructuras más usadas para el desarrollo de nuevos nanodispositivos debido a sus excepcionales propiedades mecánicas, ópticas, químicas y eléctricas. En este trabajo, el método multiescala llamado mecánica molecular estructural se usó para estimar el módulo de Young y las frecuencias naturales de nanotubos de carbono de diferentes quiralidades y tamaños. Este método establece un enlace entre la mecánica molecular con la mecánica clásica por medio de balances de energía y permite reducir el tiempo de procesamiento en comparación con otros métodos. Los resultados de simulación obtenidos son acordes a los reportados en la literatura, en este caso, el módulo de Young varía entre 1.02 y 1.05 TPa, y las frecuencias naturales son del orden de GHz y son altamente dependientes de la quiralidad y de la relación longitud/radio. Teniendo en cuenta lo anterior, el método multiescala proporciona resultados de forma rápida y confiable, y es muy apropiado para el diseño de nanodispositivos, nanosensores y nanomáquinas.

Physical principles of memory and logic devices based on nanostructured Dirac materials

Velasco Medina, Jaime | 2017

During the las decades, the silicon-based semiconductor industry has enabled higher performance per cost of integrated circuits due to the ability of nearly doubling the amount of transistors per chip every two years, however, this has resulted in overheating issues and fundamental manufacturing problems that are very di¿cult to solve. Therefore, Dirac materials (DMs), such as graphene and topological insulators (TIs), are being extensively investigated as possible candidates for replacing silicon-channel devices in the next-generation integrated circuits, due to their attractive ultrahigh carrier mobility and possibility of quantum e¿ects that may be useful for electronic applications. This requires to study the physical principles of such nanostructures to e¿ectivelypredictthequantumtransportbehaviorofpossibledevices. Theaimofthis work is to explore the physical properties of Dirac material-based nanostructures that could be used for novel memory and logic devices, by using tight-binding (TB) and density function theory (DFT) methods combined with the non-equilibrium function (NEGF) formulation

Wideband Spectrum Sensing Algorithms Based on Sparse Fourier Transform : Design, Analysis and Implementation.

Velasco Medina, Jaime | 2017-07-04

This PhD thesis presents the development of new algorithms to perform Wideband Spectrum Sensing (WSS) in Cognitive Radio (CR) by using the sparse Fast Fourier Transform (sFFT) algorithms. On the one hand, the sFFT is a new mathematical tool that computes the Discrete Fourier Transform (DFT) of a sparse signal in frequency domain faster than traditional Fast Fourier Transform (FFT) algorithms for dense signals; this is achieved by using Random Sampling (RS) and ltering windows with small support, in order to obtain a set of samples that is smaller than the original signal. On the other hand, CR is a new paradigm in communication systems oriented to improve the management of the radio electric spectrum by developing smarter radios that are aware of the available spectrum, to use it and share it in a reliable way; the accomplishment of such tasks is supported by the WSS function, inside the CR, that can detect spectral holes or occupied frequency bands in a large bandwidth of frequencies. This PhD thesis addresses the design of a suitable sFFT algorithm that allows building a reliable WSS system using low sampling rates. This goal was achieved by carrying out several research and development tasks as follows: rst, an in depth analysis of the sFFT algorithms was made by considering all the mathematical issues. Second, after performing the analysis, a sFFT algorithm was chosen, and it was modi ed and software-implemented on a multicore computing platform. Third, the modi ed sFFT algorithm was implemented on a hardware/software platform using a hardware accelerator, which can be used to speed up other sFFT algorithms. Fourth, a novel WSS system with low sampling rates was designed using the modi ed sFFT algorithm with new improvements. And fth, a novel sFFT algorithm was designed and hardware-implemented, this algorithm allows the implementation of Cooperative WSS (CWSS) systems with low sampling rates and avoiding the usage of RS, which requires complex analog circuits.