Examinando por Materia "FPGA"

Mostrando 1 - 8 de 8
  • Miniatura
    PublicaciónAcceso abierto
    A methodological approach for asynchronous implementation of the Rijndael Algorithm.
    (2014-03-12) Nieto, Rubén D.; Bernal, Álvaro
    En este artículo se describe una metodología de implementación del algoritmo de Rijnda el para el proceso de encriptación. Se utilizó el estilo de diseño asíncrono con la ayuda de una herramienta conocida como Balsa, la cual permite simulación funcional, descripción y síntesis de circuitos digitales asíncronos. Los resultados obtenidos corresponden a implementaciones que utilizan los protocolos de codificación dual-rail y 1-of-4, para bloques de datos y claves de 128 bits sobre una plataforma hardware de un arreglo de compuertas reprogramable por el usuario (FPGA). Para la síntesis automática sobre la FPGA se utilizó la herramienta Xilinx ISE, que muestra un completo nivel de integración con el sistema Balsa.
  • Miniatura
    PublicaciónAcceso abierto
    Arquitectura hardware para la implementación de la transformada discreta Wavelet 2D.
    (2015-05-06) Ríos-Cotazo, Norma X.; Bernal Noreña, Álvaro
    El artículo presenta una arquitectura hardware que desarrolla la transformada Wavelet en dos dimensiones sobre una FPGA, en el diseño se buscó un balance entre número de celdas lógicas requeridas y la velocidad de procesamiento. El artículo inicia con una revisión de trabajos previos, después se presentan los fundamentos teóricos de la transformación, posteriormente se presenta la arquitectura propuesta seguida por un análisis comparativo. El sistema se implementó en la FPGA Ciclone II EP2C35F672C6 de Altera utilizando un diseño soportado en el sistema Nios II. Abstract This paper presents a hardware architecture developed by the two-dimensional wavelet transform on an FPGA, in the design it was searched a balance between the number of required logic cells and the processing speed. The design is based on a methodology to reuse the input data with a parallel-pipelined structure and a calculation of the coefficients is performed using a method of odd and even numbers, which is achieved by calculating a cycle ratio after 2 cycles latency, to store the data processing result of the SDRAM memory is used IS42S16400, the control unit uses a design architecture supported by Nios II processor. The system was implemented in the FPGA Altera Cyclone II EP2C35F672C6 using a design that combines descriptions in VHDL, schematics and control connection via a general purpose processor.
  • Miniatura
    PublicaciónAcceso abierto
    Clasificación de granos de café usando FPGA.
    (2011-10-13) Hernández, Jorge; Prieto, Flavio
    Este artículo presenta el desarrollo de un sistema para la clasificación de granos de café, según la etapa de maduración, utilizando redes neuronales artificiales (RNAs). Como herramienta de clasificación se utilizaron dos estructuras de RNAs, perceptrón multi-capa (MLP) y el modelo de red neuronal basado en bloques (BBNN). La estructura MLP fue diseñada e implementada sobre C++ usando el algoritmo de aprendizaje con retro-propagación del error. Para aumentar la velocidad de ejecución de la RNA se implementó bajo dispositivos electrónicos utilizando su paralelismo natural. El modelo BBNN consiste en un arreglo bidimensional de bloques fundamentales y pesos enteros, dirigidos a la fácil implementación sobre dispositivos electrónicos configurables como los arreglos de compuerta programable por campo (FPGAs). La optimización de la estructura usa un algoritmo genético. Esta estructura ha sido implementada y sintetizada sobre la tarjeta Altera Flex 10K FPGAs. El porcentaje de efectividad para la estructura MLP fue 91.7% y para el modelo BBNN fue 89.5%.
  • Miniatura
    PublicaciónAcceso abierto
    Comparative analysis of performance of switching control techniques running on digital devices.
    (2015-05-22) Alzate, Ricardo; Centeno, Diego; Moreno, Fabio
    This work shows the implementation of switching control techniques on programmable devices, in order to improve the performance of a speed DC-motor system under the action of load disturbances. Two main techniques, namely: sliding mode control (SMC) and optimal switching control are analyzed and compared with a classical PID algorithm. Results show that a smooth shaped profile of velocity is generated for the switching techniques and hence an increased performance compared with very noisy PID responses. Also, computational effort is reduced when implementing the optimal control technique on FPGA and ARDUINO microcontroller, showing good results on keeping motor speed close to reference values under disturbances in both cases. An in-depth analysis for robustness and optimality is part of the current ongoing work. Resumen El presente artículo aborda el diseño y la implementación de estrategias de control híbrido (conmutado) para manipular la dinámica de rotación del eje un motor DC. Se presenta la implementación de técnicas no-convencionales de control por modos deslizantes y control óptimo conmutado, comparando su desempeño con el control PID convencional. Las implementaciones se realizan tanto en una arquitectura computacional configurada (microcontrolador Arduino) como en una arquitectura configurable (FPGA). De los resultados obtenidos se observa que para cualquiera de las dos plataformas de implementación, el desempeño de las técnicas no-convencionales de control es superior respecto al PID clásico, principalmente en cuanto respecta al error en estado estacionario ante la acción de perturbaciones. En términos de implementación, la técnica de control óptimo conmutado resulta ser más simple que el SMC. Análisis complementarios de robustez y optimalidad forman parte del trabajo futuro.
  • Miniatura
    PublicaciónAcceso abierto
    Desarrollo de una plataforma para la implementación de didácticas de aprendizaje activo en ingeniería electrónica con base en la iniciativa CDIO
    (Universidad del Valle, 2019-11-05) Nieto Londoño, Rubén Dario; Enríquez Ceballos, Edison Ferney; Nieto Ramírez, Nathaly; Quiñones, Jorge Enrique; Rivadeneira, Fabio Eliveny; Grupo de investigación: Arquitecturas Digitales y Microelectonica - GADyM
    Se diseñó e implementó un laboratorio de experimentación remota como un espacio de trabajo en el marco de la iniciativa CDIO (Conceiving, Designing, Implementing, Operating), para apoyar los procesos de enseñanza-aprendizaje en los programas académicos de Ingeniería Electrónica. Para ello, se desarrolló (a modo de innovación tecnológica) una tarjeta de entrenamiento basada en dispositivos programables y configurables la cual se constituye como un recurso relevante en la ejecución de didácticas propias de los procesos de educación en ingeniería electrónica. Este recurso se integra en una red, en el marco del Internet de las Cosas (Internet of Things: IoT), en el que su acceso y operación está dirigido a la formación en ingeniería bajo la iniciativa CDIO. El proyecto de investigación entrega como producto principal un sistema informático constituido por dos componentes: un desarrollo en hardware, que corresponde a una tarjeta de experimentación con interfases de E/S y de comunicación, y el desarrollo de una aplicación en software que permite a varios usuarios (clientes) el acceso a implementación y pruebas de sistemas digitales a través de una plataforma con servicios Web 3.0. Así mismo, se propone un modelo metodológico para la adaptación de didácticas de aprendizaje activo, colaborativo y cooperativo en los laboratorios de experimentación local y/o remota, con base en los lineamientos CDIO, lo que permitirá apoyar los procesos de reforma curricular de los programas de ingeniería electrónica.
  • Miniatura
    PublicaciónAcceso abierto
    Generador de funciones usando los nuevos dispositivos lógicos programables.
    (2011-10-13) García Baños, Ángel
    Se introduce un nuevo concepto en hardware digital: las matrices lógicas con interconexiones programables por el usuario (FPGA). Se explica para qué sirven, cuales son sus características, y sus ventajas sobre los chips convencionales. Además, se muestra una aplicación realizada en España por el autor del artículo, consistente en un generador de funciones programable.
  • Miniatura
    PublicaciónAcceso abierto
    Herramienta en línea para la programación y depuración remota de funciones lógicas digitales.
    (2013-09-24) Vera, Alexander; Zúñiga, Nathan; Bernal, Álvaro
    En el diseño de circuitos electrónicos digitales, los ejercicios y prácticas deben integrarse a los procesos de enseñanza. La mayoría de prácticas se realizan en espacios locales, como aulas de laboratorio especializadas; sin embargo, la educación en línea se ha fortalecido y actualmente es posible experimentar desde ubicaciones remotas. En este trabajo se describen los principales aportes realizados por grupos de investigación en el campo de los laboratorios en línea, enfocándose en los sistemas electrónicos digitales. Se describe también una herramienta software desarrollada para la programación remota de funciones lógicas digitales, que apoya la enseñanza de los Sistemas Digitales. Esta herramienta fue diseñada para trabajo local o en red y permite a los usuarios interactuar con un conjunto de herramientas para la configuración de un FPGA Cyclone II sobre una tarjeta de desarrollo DE2-70.
  • Miniatura
    PublicaciónAcceso abierto
    Tarjeta universal de desarrollo para microprocesadores : diseño e implementación con FPGA.
    (2011-10-13) Gallego Giraldo, Arturo; García Baños, Angel; Nieto Londoño, Rubén Darío
    Este artículo describe la estrategia de diseño e implementación para un sistema universal de desarrollo con microprocesador. La tarjeta digital se compone de un conjunto de puertos sencillos, memoria RAM, memoria ROM y una base universal para cualquier microprocesador del tipo DIP. Todos los cambios hardware que deberían realizarse al utilizar un determinado microprocesador, pueden ser reemplazados por modificaciones en el software de configuración de un dispositivo lógico programable (FPGA), que se convertirá en el elemento de enlace entre el microprocesador y el sistema de puertos y memoria.