Examinando por Materia "Hardware"

Mostrando 1 - 5 de 5
  • Miniatura
    PublicaciónAcceso abierto
    Aceleración en hardware y del análisis multifractal del genoma humano.
    (2018-08-24) Moreno Tovar, Pedro Antonio; Velasco Medina, Jaime; Duarte Sánchez, Jorge; Loaiza, Cris
    El análisis multifractal ha permitido estudiar el genoma humano desde una perspectiva diferente proporcionando una manera de medir la variabilidad y estabilidad genética a lo largo del genoma. Estos resultados han sido usados para explicar algunas anormalidades genéticas y otras particularidades genéticas con importantes implicaciones en estudios de enfermedades genéticas, diversidad humana entre otros.
  • Miniatura
    PublicaciónAcceso abierto
    Desarrollo e implementación de un generador de emsambladores.
    (2011-10-13) Ramos Calderón, Iván Enrique
    El presente trabajo es el resultado de investigaciones en el desarrollo y dominio de Herramientas de Hardware y Software, como parte integral del trabajo en la Línea de Investigación en Arquitectura y Concepción de Sistemas Computacionales, definido por el departamento de Electricidad como una de sus áreas de interés. Este trabajo se deriva de los resultados obtenidos en el proyecto “Desarrollo del Algoritmo Optimo que permita Generar Código Objeto a partir de un Programa Escrito en Lenguaje Ensamblador” (Proyecto XASM), primero que abordó este objeto y cuyo resultado es un Algoritmo Optimo de Ensamblaje (presentado en el V Encuentro Nacional de Informática Universitaria). La investigación se relaciona con la posibilidad de desarrollo de una herramienta universal que permita generar, en forma automática, ensambladores cruzados y que sea aplicable tanto a procesadores y coprocesadores comercialmente disponibles como también a aquellos “armados como sucede con los del tipo Bit-Slice”. Los avances en la tecnología digital han permitido el reemplazo masivo de sistemas analógicos por sistemas basados en microprocesadores y también el que los nuevos sistemas de mando y regulación se conciban ya desde una tecnología digital con el microprocesador como elemento fundamental. El desarrollo de aplicaciones basadas en microprocesadores requiere herramientas lo suficientemente ágiles y flexibles que permitan la competencia y adaptabilidad de estos sistemas a los nuevos adelantos. No es técnico ni práctico el desarrollar aplicaciones sobre el hardware mismo; los recursos son limitados y la tarea se vuelve tediosa y de bajo rendimiento. La alternativa es el desarrollo de “Talleres de Software” en los cuales podamos simular y evaluar las aplicaciones antes de su implementación, y así disponer de grados de confiabilidad y rentabilidad apreciables. Adicionalmente, cada día se producen nuevos microprocesadores con arquitecturas diferentes como resultado de nuevos adelantos comerciales y también como prototipos de investigación y desarrollo. Estos crecimientos solamente son prácticos cuando se dispone de las herramientas de diseño apropiadas que faciliten su empleo en aplicaciones. Estas herramientas están disponibles comercialmente y se les conoce como Meta-ensambladores, que son Paquetes de Software costosos por los niveles de competencia que la industria de la computación ha impuesto. El resultado de este trabajo de investigación es un Generador Automático de ensambladores Cruzados, que a partir de una descripción del procesador produce el Ensamblador que permitirá el desarrollo d ellas aplicaciones. Este ensamblador responde no solamente a las características propias del procesador sino que también utiliza nemónicos definidos por el fabricante. Esta temática es de actualidad en el avance de aplicaciones que dado el nivel de estandarización del hardware y la alta disponibilidad de éste, requieren adelantos apreciables en software. Prácticamente, el problema del desarrollo de aplicaciones es, en alto porcentaje, un problema de software y hacia allá apunta este trabajo, a contribuír a su solución.
  • Miniatura
    PublicaciónAcceso abierto
    Diseño de un coprocesador asíncrono que implementa el estandar IEEE 754 en simple precisión [recurso electrónico]
    (Universidad del Valle, 2015-02-12) Delgado Angulo, Henry; Nieto Londoño, Rubén Darío
    El presente trabajo de grado consiste en la concepción, diseño e implementación en hardware reprogramable, de un sistema que implementa el estándar para aritmética binaria en punto flotante IEEE 754 en simple precisión (32 bits) en sus operaciones básicas de suma/resta, multiplicación y división. Lo novedoso de esta propuesta es que la implementación en hardware se realiza utilizando especificación asíncrona de los módulos que conforman el sistema completo. La descripción asíncrona del sistema se realizó utilizando la herramienta de especificación, síntesis, simulación e implementación comportamental conocida como Balsa System [1]. Esta herramienta se seleccionó teniendo en cuenta las siguientes consideraciones: Actualmente es la herramienta de libre distribución más avanzada para la descripción de sistemas asíncronos. Utiliza un lenguaje de alto nivel (también llamado Balsa). Integra ambientes para especificación, síntesis, y simulación de circuitos asíncronos, además de herramientas que permiten generar archivos de implementación sobre hardware real. El sistema Balsa fué desarrollado en el APT Group (The Advanced Processor Technologies Group) de la School of Computer Science, University of Manchester (Inglaterra). Balsa es el nombre de un conjunto de herramientas de síntesis de sistemas de hardware asíncrono y también el nombre del lenguaje para describir esos sistemas. Las herramientas pueden correr sobre cualquier ambiente POSIX con X11 que manejen enteros al menos de 32 bits (Linux, FreeBSD, MacOS X, Solaris). Sin embargo, para producir una implementación en hardware real, ya sea en Silicio o en FPGA, se requiere el complemento de herramientas comerciales específicas: por ejemplo el software de diseño de Xilinx, o el ambiente de diseño de Cadence con una apropiada tecnología de librería de celdas [11]. El desarrollo del sistema se hizo utilizando los dos estilos de diseño digital: síncrono y asíncrono. Los módulos que implementan las funciones aritméticas básicas fueron desarrollados de manera individual y luego se integraron en cada sistema como un circuito completo. La idea fundamental de realizar la implementación en ambos estilos de diseño es la de comparar las figuras de mérito de desempeño, área utilizada y consumo de potencia, cuyos resultados se consignan en el capítulo final del documento. Se decidió no incluir los conceptos sobre sistemas asíncronos debido a la restricción sobre el número de páginas del informe final y por considerar de mayor prioridad la inclusión de los conceptos básicos sobre el estándar IEEE 754 y los detalles de implementación de los distintos módulos en ambos estilos de diseño.
  • Miniatura
    PublicaciónAcceso abierto
    Generador de funciones usando los nuevos dispositivos lógicos programables.
    (2011-10-13) García Baños, Ángel
    Se introduce un nuevo concepto en hardware digital: las matrices lógicas con interconexiones programables por el usuario (FPGA). Se explica para qué sirven, cuales son sus características, y sus ventajas sobre los chips convencionales. Además, se muestra una aplicación realizada en España por el autor del artículo, consistente en un generador de funciones programable.
  • Miniatura
    PublicaciónAcceso abierto
    Implementación Hardware de un algoritmo Needleman-Wunsch modificado para el alineamiento de secuencias de ADN
    (Universidad del Valle, 2017) Arias López, Mauricio; Velasco Medina, Jaime
    El proceso de alineamiento está basado en algoritmos de programación dinámica o heurísticos cuyo objetivo es el de encontrar áreas iguales y diferentes a lo largo de cadenas de moléculas (ADN, ARN). Según el tipo de comparación, los algoritmos son clasificados en locales y globales. Cada tipo genera distintas variables de costo-beneficio sobre el tiempo de computación y memoria usada; sin embargo, las secuencias poseen una gran cantidad de bases o aminoácidos variables entre sectores, lo cual implica un mayor consumo de tiempo y recursos computacionales. Este trabajo presenta la implementación en hardware de un algoritmo de alineamiento basado en programación dinámica: el algoritmo K-band, el cual es una modificación del algoritmo de alineamiento global propuesto por primera vez en 1970 por Saul Needleman y Christian Wunsch. Dicho algoritmo permite el cálculo de la solución óptima para un proceso de alineamiento según una parametrización dada, reduciendo drásticamente a su vez la cantidad de información a procesar y el almacenamiento necesario. La arquitectura hardware del sistema es basada en un arreglo paralelo y es descrita por medio de lenguaje VHDL