Clasificación de granos de café usando FPGA.
| dc.contributor.author | Hernández, Jorge | spa |
| dc.contributor.author | Prieto, Flavio | spa |
| dc.date.accessioned | 2011-10-13T19:07:21Z | |
| dc.date.available | 2011-10-13T19:07:21Z | |
| dc.date.issued | 2011-10-13 | |
| dc.description.abstract | Este artículo presenta el desarrollo de un sistema para la clasificación de granos de café, según la etapa de maduración, utilizando redes neuronales artificiales (RNAs). Como herramienta de clasificación se utilizaron dos estructuras de RNAs, perceptrón multi-capa (MLP) y el modelo de red neuronal basado en bloques (BBNN). La estructura MLP fue diseñada e implementada sobre C++ usando el algoritmo de aprendizaje con retro-propagación del error. Para aumentar la velocidad de ejecución de la RNA se implementó bajo dispositivos electrónicos utilizando su paralelismo natural. El modelo BBNN consiste en un arreglo bidimensional de bloques fundamentales y pesos enteros, dirigidos a la fácil implementación sobre dispositivos electrónicos configurables como los arreglos de compuerta programable por campo (FPGAs). La optimización de la estructura usa un algoritmo genético. Esta estructura ha sido implementada y sintetizada sobre la tarjeta Altera Flex 10K FPGAs. El porcentaje de efectividad para la estructura MLP fue 91.7% y para el modelo BBNN fue 89.5%. | spa |
| dc.identifier.uri | https://hdl.handle.net/10893/1593 | |
| dc.language.iso | es | spa |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | spa |
| dc.subject | Redes neuronales artificiales | spa |
| dc.subject | RNAs | spa |
| dc.subject | BBNN | spa |
| dc.subject | VHDL | spa |
| dc.subject | FPGA | spa |
| dc.subject | Clasificación de patrones | spa |
| dc.title | Clasificación de granos de café usando FPGA. | spa |
| dc.type | Artículo de revista | spa |
| dspace.entity.type | Publication |
Archivos
Bloque de licencias
1 - 1 de 1
No hay miniatura disponible
- Nombre:
- license.txt
- Tamaño:
- 1.81 KB
- Formato:
- Plain Text
- Descripción: