Lógica diferencial de Bajo Consumo.
| dc.contributor.author | Bernal Noreña, Alvaro | spa |
| dc.contributor.author | Pérez Ribas, Renato | spa |
| dc.contributor.author | Guyot, Alain | spa |
| dc.date.accessioned | 2011-10-13T17:41:52Z | |
| dc.date.available | 2011-10-13T17:41:52Z | |
| dc.date.issued | 2011-10-13 | |
| dc.description.abstract | En este trabajo se describen las características de un a nueva estructura lógica, implementada en MES-FET de arseniuro de galio, denominada DC2FL. Se presenta un análisis comparativo con la lógica DCVS (Direct Coupled Voltage Switch) a partir de resultados experimentales. Los dos estructuras son de tipo diferencial, apropiadas para el diseño de circuitos asíncronos. Dos sumadores (<Riple Carry Adder>) de ocho bits, han sido diseñados usando las dos estructuras diferenciales mencionadas. Los dos sumadores fueron fabricados usando la tecnología de 0,6 mm de Vitesse en arseniuro de galio (GaAs), H-GaAs III. Las evaluaciones son realizadas en términos de la funcionalidad y disipación de potencia. | spa |
| dc.identifier.uri | https://hdl.handle.net/10893/1312 | |
| dc.language.iso | es | spa |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | spa |
| dc.subject | Circuitos asincrónicos | spa |
| dc.subject | Lógica diferencial | spa |
| dc.subject | Bajo consumo | spa |
| dc.subject | Arseniuro de galio | spa |
| dc.title | Lógica diferencial de Bajo Consumo. | spa |
| dc.type | Artículo de revista | spa |
| dspace.entity.type | Publication |