An area efficient high speed, fully on-chip low dropout –LDO- voltage regulator
Portada
PDF 
FLIP Citas bibliográficas
Gestores Bibliográficos
Indexadores
Código QR
Autor corporativo
Recolector de datos
Otros/Desconocido
Director audiovisual
Editor/Compilador
Editores
Tipo de Material
Fecha
Palabras claves
Cita bibliográfica
Título de serie/ reporte/ volumen/ colección
Resumen en español
(Eng) This paper presents the design of a low-dropout voltage regulator which has a low area and power consumption, as well as an improved transient response. The area reduction is achieved by biasing the power transistor in the triode region. In addition, a dynamic bias network is used in order to reduce its settling time to 300ns for any change in the load current from 100μA to 100mA. The regulator is designed in a Silterra 0.18μm standard CMOS technology and brings a regulated output voltage of 1.8V. All the circuit is biased with 2.3μA only at loads smaller than 1mA, and can recover within 0.3μs for maximum load and input voltage changes. Moreover, the regulator does not need any external capacitor to guarantee its stability.
Resumen en español
(Spa) Este artículo presenta el diseño de un regulador de voltaje de baja caída de tensión, el cual presenta un bajo consumo de potencia y área, así como una respuesta transitoria optimizada. La reducción en área se logra mediante la polarización del transistor de potencia en la región de triodo. Así mismo, se hace uso de una red de polarización dinámica con el propósito de reducir a 300ns el tiempo de establecimiento para cualquier cambio en la corriente de carga (desde 100μA hasta 100mA). El regulador es diseñado en la tecnología Silterra CMOS estándar de 0.18μm, y proporciona un voltaje regulado de 1.8V. Todo el circuito es polarizado únicamente con 2.3μA para cargas inferiores a 1mA, y puede recuperarse en 0.3μs para cualquier cambio en la carga y voltaje de entrada. Además, el regulador no necesita de ningún capacitor externo para garantizar su estabilidad.