Una revisión a la metodología IDDQ de test y verificación de circuitos integrados digitales.
| dc.contributor.author | Caicedo Bravo, Eduardo Francisco | spa |
| dc.contributor.author | Barandica López, Asfur | spa |
| dc.date.accessioned | 2011-10-13T17:38:19Z | |
| dc.date.available | 2011-10-13T17:38:19Z | |
| dc.date.issued | 2011-10-13 | |
| dc.description.abstract | Este artículo presenta los fundamentos de la técnica de prueba para circuitos integrados digitales CMOS, conocida como el test looo, esta técnica, aún en periodo de desarrollo, tiene buena aceptación entre los diseñadores del ICS, puesto que permite la detección de fallas debidas a defectos estructurales, siendo especialmente adecuada cuando es posible la construcción de sensores de corriente en el mismo IC. | spa |
| dc.identifier.uri | https://hdl.handle.net/10893/1291 | |
| dc.language.iso | es | spa |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | spa |
| dc.subject | IDDQ | spa |
| dc.subject | Circuitos integrados digitales | spa |
| dc.title | Una revisión a la metodología IDDQ de test y verificación de circuitos integrados digitales. | spa |
| dc.type | Artículo de revista | spa |
| dspace.entity.type | Publication |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- Una Revision a la Metodologia IDDQ de Test.pdf
- Tamaño:
- 1.31 MB
- Formato:
- Adobe Portable Document Format