Resumen en español

La computación cuántica promete resolver problemas complejos con gran eficiencia, pero también representa una amenaza para los sistemas criptográficos actuales. Algoritmos como el de Shor permiten factorizar números grandes, comprometiendo la seguridad de esquemas clásicos como RSA y ECC, ampliamente usados en la protección de datos. Esta situación ha impulsado el desarrollo de la criptografía poscuántica, orientada a resistir ataques incluso con computadoras cuánticas. Entre sus propuestas destaca CRYSTALS-Kyber, un mecanismo de encapsulación de claves seleccionado por el NIST como estándar futuro. En este contexto, la presente tesis aborda el diseño e implementación en hardware de la Transformada Teórico-Numérica (NTT), pieza esencial en el rendimiento de Kyber. El trabajo incluye una etapa de desarrollo en lenguaje C y su posterior implementación en VHDL para el FPGA EP4CE115F29C7N, con el objetivo de evaluar su eficiencia y viabilidad en sistemas embebidos. Los resultados muestran que la arquitectura paralela total ofrece la menor latencia, aunque con alto consumo de recursos. Por su parte, las arquitecturas pipeline con reducción de Barrett logran un equilibrio entre área y tiempo, alcanzando mejoras de hasta un 60,5% en ejecución y destacando en eficiencia área-tiempo frente a la función mod. En contraste, las arquitecturas con reutilización de componentes resultan inviables para aplicaciones criptográficas exigentes. Finalmente, la elección de la arquitectura dependerá de las prioridades del sistema: mínima latencia, optimización de área o balance energético.