Diseño e implementación en un acelerador de hardware, de la transformada teórico numérica (NTT) del mecanismo de encapsulación de clave Crystals-Kyber

Rojas Diaz, José Alejandro

Diseño e implementación en un acelerador de hardware, de la transformada teórico numérica (NTT) del mecanismo de encapsulación de clave Crystals-Kyber

dc.contributor.advisor	Velasco-Medina, Jaime
dc.contributor.author	Rojas Diaz, José Alejandro
dc.contributor.researchgroup	GRUPO DE BIONANOELECTRÓNICA
dc.date.accessioned	2026-05-12T16:01:13Z
dc.date.available	2026-05-12T16:01:13Z
dc.date.issued	2025
dc.description.abstract	La computación cuántica promete resolver problemas complejos con gran eficiencia, pero también representa una amenaza para los sistemas criptográficos actuales. Algoritmos como el de Shor permiten factorizar números grandes, comprometiendo la seguridad de esquemas clásicos como RSA y ECC, ampliamente usados en la protección de datos. Esta situación ha impulsado el desarrollo de la criptografía poscuántica, orientada a resistir ataques incluso con computadoras cuánticas. Entre sus propuestas destaca CRYSTALS-Kyber, un mecanismo de encapsulación de claves seleccionado por el NIST como estándar futuro. En este contexto, la presente tesis aborda el diseño e implementación en hardware de la Transformada Teórico-Numérica (NTT), pieza esencial en el rendimiento de Kyber. El trabajo incluye una etapa de desarrollo en lenguaje C y su posterior implementación en VHDL para el FPGA EP4CE115F29C7N, con el objetivo de evaluar su eficiencia y viabilidad en sistemas embebidos. Los resultados muestran que la arquitectura paralela total ofrece la menor latencia, aunque con alto consumo de recursos. Por su parte, las arquitecturas pipeline con reducción de Barrett logran un equilibrio entre área y tiempo, alcanzando mejoras de hasta un 60,5% en ejecución y destacando en eficiencia área-tiempo frente a la función mod. En contraste, las arquitecturas con reutilización de componentes resultan inviables para aplicaciones criptográficas exigentes. Finalmente, la elección de la arquitectura dependerá de las prioridades del sistema: mínima latencia, optimización de área o balance energético.	spa
dc.description.degreelevel	Pregrado	spa
dc.description.degreename	INGENIERO(A) EN ELECTRÓNICA	spa
dc.description.researcharea	CRIPTOGRAFÍA
dc.format.extent	1 recurso en línea (83 páginas)
dc.format.mimetype	application/pdf
dc.identifier.uri	https://hdl.handle.net/10893/40504
dc.language.iso	spa
dc.publisher	Universidad del Valle	spa
dc.publisher.branch	Sede Cali
dc.publisher.faculty	FACULTAD DE INGENIERÍA	spa
dc.publisher.place	Colombia	spa
dc.publisher.program	INGENIERIA EN ELECTRÓNICA	spa
dc.rights.accessrights	info:eu-repo/semantics/openAccess	spa
dc.rights.coar	http://purl.org/coar/access_right/c_abf2	spa
dc.rights.license	Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)	spa
dc.rights.uri	https://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subject.lemb	Criptografía poscuántica
dc.subject.lemb	Aritmetica modular
dc.subject.lemb	Arquitectura de hardware
dc.subject.lemb	Seguridad informática
dc.title	Diseño e implementación en un acelerador de hardware, de la transformada teórico numérica (NTT) del mecanismo de encapsulación de clave Crystals-Kyber	spa
dc.type	Trabajo de grado - Pregrado	spa
dc.type.coar	http://purl.org/coar/resource_type/c_7a1f
dc.type.coarversion	http://purl.org/coar/version/c_970fb48d4fbd8a85	spa
dc.type.content	Text
dc.type.driver	info:eu-repo/semantics/bachelorThesis
dc.type.redcol	http://purl.org/redcol/resource_type/TP
dc.type.version	info:eu-repo/semantics/publishedVersion	spa
dspace.entity.type	Publication
person.identifier.orcid	0000-0003-4091-1055
relation.isDirectorOfPublication	688f4d0b-a55e-4681-aeaf-70682f6804b3
relation.isDirectorOfPublication.latestForDiscovery	688f4d0b-a55e-4681-aeaf-70682f6804b3